層狀結構鐵電存儲器的研究.pdf

1、本論文包含鐵電薄膜及鐵電存儲器研究現(xiàn)狀的評論、對鐵電陶瓷的燒結、BIT薄膜材料的改良、層狀結構鐵電薄膜的制備及材料的晶相結構測試分析以及層狀結構鐵電薄膜界面電特性的研究。主要內(nèi)容如下：1）用特殊的固態(tài)反應燒結工藝制備了PZT及BNT鐵電陶瓷。通過用XRD及SEM分析了鐵電陶瓷的晶相結構，用RT66鐵電測試儀測定了鐵電陶瓷的電滯回線，分析結果表明，研究表明，采用在800℃預燒、保溫2小時，1100℃終燒、保溫12h的燒結工藝，所得的BNT

2、鐵電陶瓷純度高,致密性好、晶粒均勻,具有良好的鐵電性能。2）討論了準分子激光淀積鐵電薄膜的基本原理，研究了準分子激光淀積多層結構鐵電薄膜的制備工藝，成功地在p-Si(100)基片上淀積了BIT、PZT/BIT和BIT/PZT/BIT等多層結構鐵電薄膜。研究了鐵電薄膜的晶相結構及表面形貌，測試了這三種鐵電薄膜的電滯回線。結果表明，所制備的鐵電薄膜具有較優(yōu)的鐵電性能。3）用脈沖激光淀積方法在硅底片上淀積具有較好的c-軸取向的釹置換鉍的Bi4

3、-xNdxTi3O12薄膜，研究了不同的釹摻量及淀積工藝對BNT薄膜的鐵電性能的影響，結果表明，當釹摻量x=0.8時，退火溫度為680℃時，薄膜具有較優(yōu)的c-軸取向，在應用電壓為10V,測試頻率為1MHz下，其剩余極化（Pr）及矯頑場（Ec）分別達到27μC/cm2和70kV/cm。研究還表明，Nd充分替代Bi后的Bi3.20Nd0.80Ti3O12薄膜增強了抵抗極化疲勞的能力，疲勞測試結果表明在開關次數(shù)達到1010后仍有較好的抗疲勞特

4、性。4）制備了極薄鐵電薄膜Au/BIT/p-Si（100）結構與Au/PZT/p-Si（100）并對其微結構進行了研究，對極薄鐵電薄膜的I-V曲線的溫度特性進行了物理解釋，分別對負電壓區(qū)的I-T曲線及正電壓區(qū)的I-V曲線進行了擬合，得出兩個結論：一是在負電壓區(qū)，電流I與溫度T有關，I-T關系可用擬合曲線方程I=Aexp（b/T）表示，其漏電流的輸運機制可能主要是界面態(tài)或高密度陷阱態(tài)的復合有關，這可能是極薄薄膜的特點。二是在正電壓區(qū)，電流

5、I與溫度T無關，與V2成正比，這與SCLC空間的電荷限制電流I=kV2關系是一致的。5）對多層結構鐵電薄膜的界面電位降及界面能帶結構進行了分析，建立了一條修正的經(jīng)驗冪定律I=A(ξV)n和一個層狀鐵電薄膜電流密度-電壓(I-V)曲線的近似公式，它包括了的非線性系數(shù)n和界面電位降特征參數(shù)ξ。由修正的經(jīng)驗冪定律和I-V曲線近似公式算出界面電位降Vi與由電容理論及C-V曲線算出的結果是一致的。6）由C-V曲線理論算出界面電位降Vi，結果表明，

6、界面電位降與測量電容、薄膜電容及耗盡層電容有關。在三種結構中，BIT/PZT/BIT結構的界面電壓降為最小，其界面效應優(yōu)于單層和雙層結構的界面效應。7）討論了多層鐵電薄膜界面內(nèi)建電壓，其中Au/BIT/PZT/TBIT/p-Si(100)的ΔVb最小而Au/BIT/p-Si(100)的ΔVb最大，但Au/BIT/PZT/TBIT/p-Si(100)的ΔVb與Au/BIT/p-Si(100)的ΔVb相差不多。Au/BIT/PZT/TBIT

7、/p-Si(100)的I-V特性曲線非對稱的整流特性和P-V回線的刻印失效（imprintfailure）是最小的而Au/BIT/p-Si(100)的則是最大的。8）設計并制造了一個新的存儲二極管，它是由準分子激光制備的多層鐵電薄膜Au/BIT/PIT/BIT/P-Si（100）結構的MFS。測量它的鐵電電滯回線，C-V特性曲線，C-t特性曲線，I-V特性曲線，與V的特性曲線以及它們之間相互關系，分析了P-V回線及I-V回線中的Vc、P