基于PZT的高可靠鐵電存儲(chǔ)器關(guān)鍵技術(shù)研究.pdf

1、鐵電存儲(chǔ)器是將鐵電薄膜與傳統(tǒng)的硅基半導(dǎo)體集成的新一代可擦寫隨機(jī)存儲(chǔ)器，具有非易失、低功耗、高速讀寫、長壽命和抗輻照等優(yōu)點(diǎn)，被認(rèn)為是下一代最具前途的主流存儲(chǔ)器之一。目前，我國對鐵電存儲(chǔ)器的需求十分迫切，而鐵電存儲(chǔ)器的研制是一個(gè)高投入的領(lǐng)域，涉及到材料學(xué)、微電子學(xué)以及輻射加固等交叉學(xué)科，目前我國在鐵電存儲(chǔ)器的研制方面仍處于基礎(chǔ)研究階段，尚有大量的關(guān)鍵性問題亟待突破與解決。本文圍繞高可靠鐵電存儲(chǔ)器研制領(lǐng)域中若干關(guān)鍵技術(shù)進(jìn)行了深入的研究。

2、>　　1．基于國內(nèi)研制條件，成功實(shí)現(xiàn)了完整的鐵電存儲(chǔ)器工藝集成。本文采用射頻磁控濺射法，研究了濺射功率對鋯鈦酸鉛（PZT）鐵電薄膜性能的影響，得到了最佳的濺射功率；研究了退火溫度、保溫時(shí)間等對薄膜剩余極化強(qiáng)度、漏電流、結(jié)晶取向以及表面形貌等的影響，得到了優(yōu)化的退火條件；突破了小尺寸鐵電電容的刻蝕以及消除刻蝕損傷的技術(shù)；研究了PZT鐵電薄膜在不同熱處理環(huán)境下鉛的揮發(fā)性問題以及對底層CMOS器件的影響；研究了還原性氫氣氣氛對薄膜性能的影響及

3、其防護(hù)措施；解決了工藝集成過程中薄膜起泡以及開裂等問題，成功完成了鐵電電容工藝與CMOS工藝的集成，為鐵電存儲(chǔ)器的研制奠定了堅(jiān)實(shí)的基礎(chǔ)。
　　2．驗(yàn)證了修正的鐵電電容模型的適用性。對已有模型進(jìn)行修正，利用此模型，設(shè)計(jì)并實(shí)驗(yàn)驗(yàn)證了2T-2C結(jié)構(gòu)鐵電存儲(chǔ)單元的讀寫電路，分析了鐵電電容與位線電容的匹配性問題。芯片測試結(jié)果表明，集成鐵電存儲(chǔ)器單元的讀寫功能正確，不僅成功驗(yàn)證了鐵電單元存儲(chǔ)過程的有效性和模型的準(zhǔn)確性，而且通過調(diào)節(jié)位線寄生電容

4、大小，可得到最大讀出信號差(即讀出容差)，因此可用于指導(dǎo)電路設(shè)計(jì)，提高信號可靠性。在此基礎(chǔ)上，設(shè)計(jì)和優(yōu)化了1Kbit的并行鐵電存儲(chǔ)器電路并成功流片。該成果為大容量高可靠鐵電存儲(chǔ)器的進(jìn)一步研制奠定了堅(jiān)實(shí)的基礎(chǔ)。
　　3．實(shí)驗(yàn)研究了一種新結(jié)構(gòu)的非破壞性讀出的鐵電場效應(yīng)晶體管。利用多晶硅/二氧化硅/硅結(jié)構(gòu)具有良好的界面態(tài)、漏電流小，以及PZT薄膜在Pt電極上具有良好結(jié)晶性能的特點(diǎn)，制備了結(jié)構(gòu)為 Pt/PZT/Pt/Ti/Poly-Si/

5、SiO2/Si的鐵電場效應(yīng)晶體管。測試結(jié)果表明，該晶體管在±5V的寫入電壓下，具有1.5V的存儲(chǔ)窗口，開/關(guān)電流比大于104，柵極漏電流小于10-13A；其次研究了n溝道鐵電場效應(yīng)晶體管的鐵電電容與氧化層電容面積比（SOX/SF）對存儲(chǔ)窗口的影響。
　　4．將PZT鐵電薄膜應(yīng)用到LDMOS器件中，首次實(shí)現(xiàn)了高壓功率器件的存儲(chǔ)功能。器件測試結(jié)果表明，PZT薄膜不僅使LDMOS器件的耐壓提高了3倍，而且該LDMOS在±10V的柵壓下，

6、具有2.2V的存儲(chǔ)窗口，開/關(guān)電流比大于104，表現(xiàn)出良好的存儲(chǔ)功能。
　　5．實(shí)驗(yàn)研究了鐵電存儲(chǔ)器和鐵電場效應(yīng)晶體管的總劑量輻射效應(yīng)。結(jié)果表明，未加固的鐵電存儲(chǔ)器的抗總劑量能力均低于100krad(Si)。為此，研究了鐵電存儲(chǔ)器抗總劑量的方法。另外，提出并實(shí)驗(yàn)驗(yàn)證了一種可用于高性能鐵電存儲(chǔ)器設(shè)計(jì)的加固型NPN管。測試結(jié)果表明，在總劑量為100krad(Si)的輻射條件下，所制備的加固型 NPN管輻照后的電流增益比常規(guī)結(jié)構(gòu)的同比高

7、10％~20%，有效提高了器件的抗總劑量能力，這種加固措施可用于BiCMOS工藝的高性能鐵電存儲(chǔ)器的設(shè)計(jì)。
　　6．分析了鐵電存儲(chǔ)器單粒子翻轉(zhuǎn)的機(jī)理，提出了一種抗單粒子的鐵電存儲(chǔ)器讀出電路器件結(jié)構(gòu)，通過采用部分絕緣硅技術(shù)在器件敏感節(jié)點(diǎn)引入部分埋氧層，同時(shí)采用PN結(jié)埋層的方法，可有效降低單粒子瞬態(tài)電流脈沖時(shí)間和大小，減少積累電荷，降低積累電荷對鐵電電容電荷的影響，提高鐵電存儲(chǔ)器抗單粒子效應(yīng)的能力，而且可避免自熱效應(yīng)。另外，提出了一種