OTP存儲器設(shè)計(jì)研究.pdf

1、隨著制造工藝的發(fā)展，超大規(guī)模集成電路設(shè)計(jì)已步入超深亞微米時(shí)代。片上系統(tǒng)應(yīng)運(yùn)而生。預(yù)計(jì)在不久的將來，各種功能的存儲器將占據(jù)SOC芯片的大部分。為滿足SOC芯片的工作要求，存儲器的要求也越來越高?，F(xiàn)階段市場上各種非易失性存儲器的編程單元都需要額外的制造工藝，特殊的材質(zhì)，且需要不同厚度的柵氧化層等，這些都增加了存儲器設(shè)計(jì)的復(fù)雜度和制造成本。本文提出了兩種基于標(biāo)準(zhǔn)CMOS工藝的存儲單元結(jié)構(gòu)。采用柵氧化層擊穿作為研究對象，提出并改進(jìn)了Tri-tr

2、ansistor存儲單元結(jié)構(gòu)；同時(shí)基于傳統(tǒng)浮柵EEPROM結(jié)構(gòu)提出了單層多晶硅浮柵結(jié)構(gòu)的EEPROM存儲單元。這兩種存儲結(jié)構(gòu)不需要額外的制造工藝且一定程度上優(yōu)化了傳統(tǒng)存儲器的缺點(diǎn)，使得這兩種存儲結(jié)構(gòu)在成本和可靠性上都具有很大的優(yōu)勢。
　　 本文針對柵氧化層的經(jīng)時(shí)擊穿模型做了深入分析，討論了兩類經(jīng)時(shí)擊穿陷阱生成模型，并提出了柵氧化層的反熔絲編程結(jié)構(gòu)。針對漏極偏置對經(jīng)時(shí)擊穿的影響，對反熔絲結(jié)構(gòu)做了優(yōu)化，提高了編程速度和數(shù)據(jù)存儲的可靠

3、性。本文同時(shí)基于傳統(tǒng)浮柵EEPROM結(jié)構(gòu)提出了可行的單層多晶硅浮柵結(jié)構(gòu)存儲器，通過分析兩種電子注入模型得到可取的編程模式和加壓方式。文中采用MEDICI軟件對器件進(jìn)行了仿真建模，針對漏極偏置對柵氧化層反熔絲結(jié)構(gòu)的影響及浮柵結(jié)構(gòu)編程模式的仿真。兩種兼容標(biāo)準(zhǔn)CMOS工藝的OTP存儲器的提出，并通過MEDICI仿真對其進(jìn)行了討論是本文的重點(diǎn)。
　　 最后本文提出了OTP存儲器整體結(jié)構(gòu)設(shè)計(jì)，著重介紹了存儲單元陣列和讀取電路的設(shè)計(jì)。針對柵