高性能浮點除法單元的設計.pdf

1、航空航天、數(shù)字信號處理、實時語音圖像和高精度計算等應用領域對浮點處理的要求越來越高，浮點運算單元(FPU, Floating-Point Unit)已經(jīng)成為當代微處理器中一個至關重要的組成部分。浮點除法雖然在FPU中使用的頻率較低，但對處理器整體性能有較大的影響，設計一種執(zhí)行效率較高的浮點除法結構對處理器性能的提高有著很重要的意義。
　　本文主要完成高性能浮點除法單元的設計與驗證，是微電子中心高性能浮點處理單元項目的重要組成部分，

2、按照Top-down的現(xiàn)代IC設計方法，以實現(xiàn)64位雙精度浮點數(shù)的除法運算為主，兼容32位單精度浮點數(shù)。在IEEE-754浮點格式標準的基礎上總結了單雙精度格式和數(shù)據(jù)類型，分析了近現(xiàn)代處理器幾種常用的算法，包括 Newton-Raphson算法、Goldschmidt算法、可恢復數(shù)字迭代算法、不可恢復數(shù)字迭代算法和SRT算法。重點介紹了SRT-4算法的“迭代基的選擇”、“余數(shù)產(chǎn)生部分”與“商選擇函數(shù)”這三個關鍵部分，并對 SRT-4算法

3、的關鍵部分進行了優(yōu)化，提出了基于優(yōu)化后的SRT-4算法的改進方案，該方案符合IEEE-754浮點格式標準；隨后提出實現(xiàn)除法單元的設計方案：將除法單元分為預處理、指數(shù)減、尾數(shù)除、規(guī)格化與舍入、異常處理和溢出判斷與輸出六個模塊，采用自頂向下的數(shù)字集成電路設計方法，對各部分進行寄存器傳輸級的描述。在本設計中，實現(xiàn)了IEEE-754標準規(guī)定的4種舍入模式和5種異常情況，分別用改進的SRT-4、全并行基4和全并行基16這三種不同的算法實現(xiàn)了尾數(shù)除