高性能DSP中32位浮點(diǎn)乘法器的設(shè)計(jì)與實(shí)現(xiàn).pdf

1、自上世紀(jì)六十年代數(shù)字信號(hào)處理技術(shù)（DSP）問世以來，DSP處理器就以其數(shù)字器件特有的穩(wěn)定性、可重復(fù)性、可大規(guī)模集成，特別是可編程性和易于實(shí)現(xiàn)自適應(yīng)處理等特點(diǎn)，給信號(hào)處理的發(fā)展帶來了重大革命。乘法器是高性能數(shù)字信號(hào)處理器芯片中的關(guān)鍵部件，它是進(jìn)行高速計(jì)算特別是信號(hào)處理等方面應(yīng)用時(shí)所必須的，乘法器完成一次乘法操作的周期基本上決定了DSP的主頻。隨著DSP芯片的廣泛應(yīng)用，數(shù)字乘法器作為DSP中的關(guān)鍵部件，其設(shè)計(jì)越來越受到人們的重視。

2、本文首先討論了32位DSP芯片特有的數(shù)據(jù)格式及浮點(diǎn)運(yùn)算流程，在此基礎(chǔ)上，以減少部分積數(shù)目、加快部分積求和，進(jìn)而提高乘法器運(yùn)算速度為目的，詳細(xì)研究了現(xiàn)代高性能乘法器的基本原理及實(shí)現(xiàn)結(jié)構(gòu)，對(duì)乘法算法、乘法器的結(jié)構(gòu)、進(jìn)位傳遞加法器等涉及乘法器設(shè)計(jì)的關(guān)鍵部件進(jìn)行了充分的研究和比較，最終確定了設(shè)計(jì)方案。設(shè)計(jì)中采用改進(jìn)型的Booth編碼技術(shù)減少部分積的生成，以兩個(gè)并行的Wallace樹型結(jié)構(gòu)相結(jié)合的方式加快部分積的求和，其中采用了新型的4：2壓縮器