Cobra芯片的系統(tǒng)級測試策略.pdf

1、隨著集成電路工藝制造技術和IC設計能力的不斷提高，對電路的測試變得越來越復雜和困難?？蓽y性設計技術作為目前解決芯片測試問題最為有力的方法，日益受到重視。
　　Cobra是一款運動控制芯片，其內(nèi)部包含邏輯電路、靜態(tài)存儲器，模數(shù)轉(zhuǎn)換(AD)和鎖相環(huán)(PLL)等模塊。本文簡要分析了可測性設計的幾種方法，如全掃描設計，部分掃描設計，邊界掃描設計和內(nèi)建自測試，并簡單地介紹各種方法的概念和電路結構，分析其優(yōu)缺點和適用范圍，在此基礎上針對Cob

2、ra芯片項目的特點制定了合適的測試策略。
　　對于Cobra芯片內(nèi)的AD和PLL等IP核，使用其本身自帶的測試方法。邏輯電路是Cobra芯片的核心部分，也是測試關注的重點，本文使用全掃描設計的技術來測試邏輯電路。為了改善電路測試的可控性和可觀察性，對電路的結構作了大量優(yōu)化，例如在測試模式下，將存儲器的輸入數(shù)據(jù)旁路到數(shù)據(jù)輸出端口，其他輸入端口上加觀察點；AD的輸出數(shù)據(jù)經(jīng)過寄存器輸出；不可控的時鐘信號和復位信號分別替換成可控的測試時鐘

3、和復位信號。為了減少測試時間，使用包含8條掃描鏈的掃描結構，還精心構造了掃描鏈，減少每次移位輸入輸出的時鐘周期數(shù)。通過使用TetraMAX做ATPG的結果顯示，最終的測試覆蓋率達到99.66％。
　　嵌入式存儲器處于電路的內(nèi)部，不易通過輸入端來直接訪問，而且由于密度高容量大，測試非常困難。本文使用內(nèi)建自測試(BIST)方法對嵌入的靜態(tài)存儲器進行測試。內(nèi)建自測試電路采用了marchB和marchC-兩種算法，保證了測試能夠覆蓋到盡可