ABS-S信道解調(diào)芯片的測試策略及實現(xiàn).pdf

1、ABS-S是我國第一個擁有自主知識產(chǎn)權(quán)的安全傳輸技術(shù)標準。該標準在信號接收性能上明顯優(yōu)于目前國際通用的傳輸標準，而且該標準只有我國自己使用，與境外衛(wèi)星的傳輸標準不兼容，這樣就確保了衛(wèi)星直播系統(tǒng)的安全性和穩(wěn)定性。
　　本文著重討論ABS-S信道解調(diào)芯片在FPGA開發(fā)板上的原型測試和驗證。ABS-S信道解調(diào)芯片的測試策略就是將被測芯片RTL代碼和負責測試的RTL代碼寫入FPGA中，并將經(jīng)過解調(diào)處理的輸出數(shù)據(jù)保存到FPGA上的SRAM，

2、當解調(diào)數(shù)據(jù)輸出完畢后，再通過串口將SRAM中的數(shù)據(jù)發(fā)送到PC機保存為文本文件，與行為級模型的輸出結(jié)果進行比較來驗證解調(diào)芯片的正確性。
　　為實現(xiàn)原型驗證的功能和要求，需要對解調(diào)后的數(shù)據(jù)進行讀、寫和發(fā)送等多種操作。文中設(shè)計了操作解調(diào)輸出數(shù)據(jù)的主控制器、對寄存器組進行數(shù)據(jù)操作的控制器和對FPGA上的存儲單元(SRAM)進行16位寬讀寫的控制器。
　　由于要將解調(diào)后的數(shù)據(jù)發(fā)送到PC機，文中利用串口實現(xiàn)了FPGA與PC機的通信，設(shè)計

3、了用于串口通信的簡化UARTIP核。由于解調(diào)芯片模塊工作時鐘、驗證模塊工作時鐘和串口通信模塊工作時鐘屬于晶振倍頻后的同步多時鐘，我們還設(shè)計了多時鐘信號同步模塊。
　　芯片原型測試平臺可以對芯片整體RTL代碼進行測試；也可以通過配置接口測試解調(diào)芯片中的任何關(guān)鍵模塊。實踐證明，解調(diào)芯片原型測試平臺可以在20MHz到100MHz時鐘范圍內(nèi)正常工作，串口發(fā)送的波特率可以根據(jù)時鐘頻率更改，本文采用的時鐘頻率是90MHz，波特率為57600b