28納米工藝存儲器設(shè)計與實現(xiàn).pdf

1、高速緩存SRAM作為芯片中的重要模塊，速度、功耗和面積始終是SRAM設(shè)計的重中之重，因此設(shè)計高性能、面積小和低功耗的SRAM對提高芯片性能至關(guān)重要。對于小容量存儲器，讀寫端口分離的八管SRAM技術(shù)比傳統(tǒng)的六管SRAM技術(shù)的面積更小，速度更快，因此高速存儲器的設(shè)計中得到了廣泛的應(yīng)用。本文針對新一代高性能多核DSP器件對高速小容量SRAM存儲器的設(shè)計需求，以降低功耗、面積和讀出延時目標(biāo)，在28納米工藝下對FTSRAM32x32存儲器設(shè)計技術(shù)

2、進行了研究。
　　1）論文對存儲單元設(shè)計技術(shù)進行了分析與對比，在28納米工藝下設(shè)計了八管存儲單元的電路和版圖，存儲單元的面積為0.595um2，最低工作電壓可降至0.5V，與六管存儲單元相比，噪聲容限提高了108mV。
　　2）完成了FTSRAM32x32存儲器電路設(shè)計，利用多閾值設(shè)計減少漏流，門控時鐘技術(shù)減少動態(tài)功耗，根據(jù)電路級模擬結(jié)果優(yōu)化晶體管尺寸和電路結(jié)構(gòu)。在電路級對存儲器的時序進行了分析和驗證，對其時鐘電路、讀出電路

3、、寫入電路應(yīng)滿足的時序要求進行了分析，驗證結(jié)果表明所設(shè)計電路的時序、功能正確。
　　3）對28納米工藝下版圖設(shè)計技術(shù)進行了研究，完成了FTSRAM32x32存儲器的版圖設(shè)計，對版圖后的設(shè)計進行了功能驗證和時序分析。在版圖后仿真模擬測得在最壞情況下的輸出延時為220ps，時鐘頻率達(dá)到1.25GHz，整體最大功耗為570nW，設(shè)計最后達(dá)到了預(yù)期目標(biāo)。
　　4）為了進行對比分析，將所設(shè)計存儲器遷移到40納米和65納米工藝下，分別在