180納米工藝嵌入式每單元存儲雙比特數(shù)據(jù)的閃存程序存儲器設(shè)計.pdf

1、最早出現(xiàn)于20 世紀(jì)60年代的半導(dǎo)體存儲器件現(xiàn)如今在半導(dǎo)體器件市場占有相當(dāng)大的比重，它們被廣泛的應(yīng)用于計算機(jī)、通訊、交通、航天等領(lǐng)域。Flash Memory（快閃存儲器）作為現(xiàn)如今最成熟的非揮發(fā)性半導(dǎo)體存儲器已成為應(yīng)用最廣泛的存儲器之一。它以其高密度、非揮發(fā)、擦寫易實現(xiàn)等諸多獨特的優(yōu)點在存儲器市場中占據(jù)重要的地位。 隨著半導(dǎo)體制造工藝技術(shù)的不斷進(jìn)步，快閃存儲器芯片內(nèi)存儲單元的制造尺寸大幅縮小，集成度顯著提高，有效滿足了市場對大

2、容量存儲器芯片的需求。目前，180納米的工藝正被廣泛應(yīng)用于各種快閃存儲器芯片的設(shè)計和制造。 為了更有效地降低快閃存儲器的成本，提高容量，一種新型的快閃存儲器技術(shù)應(yīng)運而生。它不同于以往的一個存儲單元只能保存一個比特數(shù)據(jù)的傳統(tǒng)存儲器，而是實現(xiàn)了每個物理存儲單元可以存儲兩個甚至多個比特數(shù)據(jù)，大大提高了存儲器的密度，也就是相當(dāng)于用現(xiàn)如今流行的存儲器的一半的芯片面積就可以獲得相同的存儲容量。 近幾年來，隨著SOC(片上系統(tǒng))的興起

3、，嵌入式快閃存儲器正得到長足的發(fā)展和廣泛的應(yīng)用。本文闡述的就是180納米工藝每單元可存儲兩個比特數(shù)據(jù)的應(yīng)用于ARM處理器芯片的嵌入式快閃存儲器的設(shè)計過程。 首先，基于這種新型的每單元可存儲兩個比特數(shù)據(jù)的存儲單元的特點及其如何實現(xiàn)讀、寫、擦的操作過程，設(shè)計出實現(xiàn)這些操作的架構(gòu)，從而進(jìn)行各個功能模塊的劃分和各項參數(shù)的設(shè)定。 其次，存儲單元陣列的設(shè)計是存儲器產(chǎn)品設(shè)計中的核心內(nèi)容。本文闡述了一種全新的陣列設(shè)計方法：根據(jù)存儲單元的

4、特點和客戶的需求，充分利用“扇區(qū)”的概念，將存儲器以扇區(qū)為單位進(jìn)行分割，并靠全局位線實現(xiàn)整個陣列的銜接和組合。從而既滿足了各項設(shè)計要求，又避開了存儲單元固有的缺點所帶來的不利影響。 再有，在存儲器產(chǎn)品設(shè)計中，字線和位線的解碼是除了陣列設(shè)計以外最為重要的一部分，關(guān)系著整個產(chǎn)品的芯片面積和性能。本文提出了針對以往解碼電路設(shè)計的改進(jìn)方案，創(chuàng)新地采用了預(yù)解碼與二次解碼加后級驅(qū)動的方式實現(xiàn)了字線的解碼功能，大大壓縮了面積，使得在0.4微米

5、的高度內(nèi)（每條字線所占的高度）實現(xiàn)字線解碼電路的版圖設(shè)計成為可能，從而達(dá)成了字線的解碼電路與字線間形成一一對應(yīng)進(jìn)行驅(qū)動的效果，提高了字線的建立速度。而對于位線解碼電路的設(shè)計，本文借鑒了字線的分級進(jìn)行解碼的方式，共分三級實現(xiàn)了解碼功能，更是根據(jù)精密的計算很好的控制了解碼電路中的各個器件的尺寸，壓縮了位線解碼電路的版圖高度，從而即節(jié)省了面積，又能很好的滿足各項要求。 最后，狀態(tài)機(jī)是整個存儲器芯片中的中央處理器。本文采用同步的時序控制