標(biāo)準(zhǔn)單元時(shí)序延遲測(cè)量電路的設(shè)計(jì)與驗(yàn)證.pdf

1、隨著集成電路制造工藝進(jìn)入深亞微米以及超深亞微米，電路規(guī)模越來越大，集成度和復(fù)雜度也越來越高。為了提高電路設(shè)計(jì)效率，縮短設(shè)計(jì)周期，保證芯片設(shè)計(jì)一次成功，設(shè)計(jì)過程中必然會(huì)使用已通過驗(yàn)證的可重復(fù)使用的標(biāo)準(zhǔn)單元庫(kù)。目前，作為全球最大的8寸晶圓代工廠，華虹宏力半導(dǎo)體制造有限公司也推出了90納米嵌入式閃存工藝平臺(tái)的標(biāo)準(zhǔn)單元庫(kù)，該標(biāo)準(zhǔn)單元庫(kù)將廣泛應(yīng)用在SIM卡、Ukey、SWP、社?？ā⒔煌ǖ戎悄芸?、安全芯片產(chǎn)品以及MCU產(chǎn)品的設(shè)計(jì)過程中。為驗(yàn)證該

2、標(biāo)準(zhǔn)單元庫(kù)的時(shí)序精度以及該平臺(tái)仿真模型的精度，本文選取了具有代表性的標(biāo)準(zhǔn)單元反相器、與非門、或非門作為被測(cè)對(duì)象。介紹了該平臺(tái)標(biāo)準(zhǔn)單元庫(kù)的建立步驟，并著重介紹了標(biāo)準(zhǔn)單元時(shí)序延遲測(cè)量電路的設(shè)計(jì)與驗(yàn)證工作。
　　首先，本文介紹華虹宏力90納米嵌入式閃存工藝平臺(tái)的標(biāo)準(zhǔn)單元庫(kù)的全流程設(shè)計(jì)步驟。其次，以標(biāo)準(zhǔn)單元庫(kù)的速度參數(shù)驗(yàn)證為重點(diǎn)，詳細(xì)闡述了時(shí)序延遲測(cè)量的重要性，以及本文在時(shí)序延遲測(cè)量方面所做的工作。本文對(duì)時(shí)序延遲測(cè)量電路的設(shè)計(jì)、版圖的設(shè)計(jì)

3、、寄生參數(shù)的提取、實(shí)測(cè)數(shù)據(jù)與仿真數(shù)據(jù)的比較與分析等方面進(jìn)行了研究分析。
　　時(shí)序延遲測(cè)量電路設(shè)計(jì)方面，本文采用了器件傳輸延遲抵消、連線傳輸延遲抵消的方法，消除了測(cè)量電路本身的傳輸延遲，避免將測(cè)量電路的傳輸延遲計(jì)算入標(biāo)準(zhǔn)單元被測(cè)電路中。該電路通過測(cè)量輸入信號(hào)獲得被測(cè)電路的延遲，也避免了測(cè)量輸出信號(hào)，在輸出端引入測(cè)量?jī)x器負(fù)載的風(fēng)險(xiǎn)，該測(cè)量電路優(yōu)于傳統(tǒng)的測(cè)量方法。
　　版圖設(shè)計(jì)方面，本文除了匹配器件與連線抵消延遲之外，在電源與地電

4、位的均一化，信號(hào)線與時(shí)鐘線的屏蔽、抗干擾，降低寄生負(fù)載等方面也作了設(shè)計(jì)。
　　寄生參數(shù)提取方面，本文充分考慮了介紹華虹宏力90納米嵌入式閃存平臺(tái)的工藝特性，對(duì)阱鄰近效應(yīng)，AIR-GAP效應(yīng)，源漏端單位電阻效應(yīng)，寄生電阻，寄生電容的提取，以及寄生二極管的分配等進(jìn)行了優(yōu)化計(jì)算。
　　實(shí)測(cè)數(shù)據(jù)與仿真數(shù)據(jù)的比較分析方面，本文對(duì)不同工藝角情況下的仿真與實(shí)測(cè)數(shù)據(jù)進(jìn)行了分析比較。得出了實(shí)測(cè)數(shù)據(jù)比仿真數(shù)據(jù)偏大3％左右，偏差結(jié)果小于預(yù)期并且偏