一種標(biāo)準(zhǔn)單元庫功能測試模塊的設(shè)計(jì).pdf_第1頁
已閱讀1頁，還剩75頁未讀， 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進(jìn)行舉報或認(rèn)領(lǐng)

文檔簡介

1、本文設(shè)計(jì)一種標(biāo)準(zhǔn)單元庫功能檢測模塊，實(shí)現(xiàn)了對0.35um標(biāo)準(zhǔn)單元庫進(jìn)行物理驗(yàn)證，保證其中的標(biāo)準(zhǔn)單元都具有良好的可制造性和邏輯功能的正確性，同時達(dá)到縮短單元庫驗(yàn)證周期，改善單元庫性能的目的。
　　 本文對標(biāo)準(zhǔn)單元庫功能測試模塊的設(shè)計(jì)要求進(jìn)行了全面的分析，提出整體設(shè)計(jì)方案。重點(diǎn)介紹了如何利用由Synopsys公司與中芯國際共同開發(fā)的參考設(shè)計(jì)流程來實(shí)現(xiàn)從功能測試模塊RTL級的Verilog建模到版圖文件的生成，以及利用Perl腳本生成

2、測試圖形。最后利用Maverick測試系統(tǒng)對測試芯片加載測試圖形進(jìn)行驗(yàn)證。在設(shè)計(jì)過程中使用Design Compiler進(jìn)行邏輯綜合；使用IC Compiler進(jìn)行時鐘樹的綜合、布局及布線工作；使用Prime Time來進(jìn)行布局布線前后的網(wǎng)表靜態(tài)時序分析；使用Formality對布局布線后的網(wǎng)表進(jìn)行形式驗(yàn)證；使用VCS進(jìn)行帶延遲的動態(tài)時序仿真。在動態(tài)時序仿真過程中，以功能測試模塊輸入、輸出端口的電平情況作為基礎(chǔ)，利用Perl腳本產(chǎn)生最終

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

最新文檔

評論

0/150

提交評論