基于March算法的SRAM內(nèi)建自測(cè)試設(shè)計(jì)與驗(yàn)證.pdf

1、深亞微米工藝技術(shù)的不斷發(fā)展和人們對(duì)數(shù)據(jù)存儲(chǔ)需求的不斷提高，共同促進(jìn)了存儲(chǔ)器技術(shù)的飛速發(fā)展，存儲(chǔ)器的重要性也越發(fā)顯現(xiàn)。這主要表現(xiàn)為嵌入式存儲(chǔ)器在整個(gè) SoC系統(tǒng)中的應(yīng)用越來(lái)越多，所占比重越來(lái)越大。然而，由于嵌入式存儲(chǔ)器往往深嵌在芯片內(nèi)部，與其直接相連的I/O端口很少，很難實(shí)現(xiàn)對(duì)嵌入式存儲(chǔ)器的直接控制和觀(guān)察，大大增加了測(cè)試難度；另一方面，隨著工藝尺寸的縮小，芯片上存儲(chǔ)器密度的增加和存儲(chǔ)器本身的復(fù)雜度不斷提高，使得存儲(chǔ)器不斷出現(xiàn)新的故障類(lèi)型，

2、測(cè)試數(shù)據(jù)越來(lái)越龐大，極大的增加了測(cè)試成本，原始的測(cè)試方法已經(jīng)難以應(yīng)對(duì)這些新的挑戰(zhàn)。
　　本文討論的存儲(chǔ)器內(nèi)建自測(cè)試技術(shù)恰是專(zhuān)門(mén)針對(duì)于嵌入式存儲(chǔ)器的一種行之有效的測(cè)試技術(shù)。存儲(chǔ)器內(nèi)建自測(cè)試技術(shù)主要是通過(guò)在待測(cè)存儲(chǔ)器外圍加入BIST電路，自動(dòng)實(shí)現(xiàn)測(cè)試數(shù)據(jù)的內(nèi)部生成、向量施加和結(jié)果分析，從而達(dá)到在電路內(nèi)部檢測(cè)存儲(chǔ)器故障的目的。存儲(chǔ)器內(nèi)建自測(cè)試技術(shù)憑借其操作簡(jiǎn)單、覆蓋率高、成本低等優(yōu)點(diǎn)成為目前存儲(chǔ)器測(cè)試的主流技術(shù)。
　　本文圍繞So

3、C中的嵌入式存儲(chǔ)器內(nèi)建自測(cè)試技術(shù)主要完成了以下幾項(xiàng)工作：
　?。?）提出了改進(jìn)的March LR測(cè)試算法。通過(guò)從測(cè)試時(shí)間、故障覆蓋率和故障覆蓋范圍三個(gè)方面對(duì)比分析各種存儲(chǔ)器測(cè)試算法的優(yōu)劣，得到最優(yōu)測(cè)試算法March LR算法。針對(duì)March算法無(wú)法覆蓋地址內(nèi)字間故障的缺陷，結(jié)合故障模型的相關(guān)理論知識(shí)，提出了改進(jìn)的March LR測(cè)試算法。改進(jìn)后的算法在保持對(duì)原有故障的覆蓋上，增加了對(duì)地址內(nèi)位間故障的覆蓋，提高了故障覆蓋范圍和故障覆

4、蓋率。
　?。?）設(shè)計(jì)了以SRAM為待測(cè)存儲(chǔ)器，以改進(jìn)的March LR算法為測(cè)試算法的存儲(chǔ)器內(nèi)建自測(cè)試電路。本文對(duì)測(cè)試電路的各個(gè)組成部分進(jìn)行了模塊化設(shè)計(jì)，其中詳細(xì)設(shè)計(jì)了作為測(cè)試算法硬件實(shí)現(xiàn)的內(nèi)建自測(cè)試控制器，最后編寫(xiě)了測(cè)試算法自定義文件，應(yīng)用相關(guān)工具進(jìn)行了代碼的生成和插入。
　?。?）設(shè)計(jì)了多存儲(chǔ)器的存儲(chǔ)器內(nèi)建自測(cè)試電路。在單存儲(chǔ)器內(nèi)建自測(cè)電路的基礎(chǔ)上，提出了多存儲(chǔ)器情況下的測(cè)試電路設(shè)計(jì)方法，集中解決了測(cè)試輸入輸出占用引腳