低功耗內(nèi)建自測試（BIST）設計技術的研究.pdf

1、本文在分析BIST結構和功耗模型的基礎上，針對test-per-scan和test-per-clock兩大BIST類型，研究相應的低功耗BIST測試方法，設計和改進可測性設計電路，研究合理的測試策略和測試矢量生成技術，以使所設計芯片滿足測試時功耗限制的要求。 對于test-per-clock結構來說，降低測試功耗的主要辦法是進行測試向量生成的優(yōu)化設計。通過分析可以發(fā)現(xiàn)LFSR種子選取對降低測試功耗有重要意義，而測試向量中存在的無

2、效測試向量，對于降低測試功耗也有很好的啟發(fā)作用。本文采用模擬退火算法較好地解決了優(yōu)化種子的選取和測試矢量的優(yōu)化分組問題，基于該方法的低功耗BIST設計方案如受控LFSR技術、跳轉邏輯的低功耗矢量生成技術等經(jīng)實驗驗證能夠有效地降低測試時的功耗。針對測試時對功耗影響較大的輸入，本文研究了基于“Heavyinputs”的低功耗設計結構，討論了如何在保證故障覆蓋率的前提下，利用概率理論優(yōu)化和減少這些輸入引起的翻轉，從而達到低功耗測試。

3、本文針對test-per-scan中的功耗問題，討論了幾種解決test-per-scan功耗的基本方法，如增加MUX和改進掃描單元電路，減少在掃描中引起的被測電路的翻轉；改進時鐘掃描電路，減小向量移入時的功耗和時鐘樹功耗等?；跀?shù)據(jù)流圖，本文提出了降低功耗的算法，該算法通過對待測電路中時序邏輯的可觀測性和故障覆蓋率之間的關系進行建模，然后采用劃分待測電路數(shù)據(jù)流圖的方法降低測試功耗。 在模塊級低功耗設計的基礎上，本文提出了一種針對