基于多目標(biāo)進(jìn)化算法的低功耗內(nèi)建自測(cè)試(BIST)設(shè)計(jì).pdf

1、隨著集成電路設(shè)計(jì)復(fù)雜性的提高,測(cè)試工作遇到越來(lái)越多的困難,此時(shí)可測(cè)性設(shè)計(jì)應(yīng)運(yùn)而生,并且成為解決測(cè)試問(wèn)題的主要手段,其中尤以內(nèi)建自測(cè)試( Built-In Self-Test,BIST)技術(shù)為代表,在集成電路設(shè)計(jì)中得到廣泛的應(yīng)用。但同時(shí)BIST也存在一些缺點(diǎn),如偽隨機(jī)測(cè)試生成序列長(zhǎng)、測(cè)試時(shí)間長(zhǎng)、測(cè)試功耗過(guò)高等,都嚴(yán)重影響了測(cè)試效率。
　　針對(duì)這種情況,本文結(jié)合現(xiàn)有的低功耗技術(shù),從減少測(cè)試矢量數(shù)量、提高測(cè)試矢量相關(guān)性即降低跳變率、降低

2、測(cè)試功耗以及保證故障覆蓋率等方面進(jìn)行優(yōu)化設(shè)計(jì),故本文提出了基于多目標(biāo)進(jìn)化算法優(yōu)化的低功耗BIST設(shè)計(jì)方案。該方案主要是設(shè)計(jì)加權(quán)細(xì)胞自動(dòng)機(jī)(Cellular Automata,CA)作為BIST矢量產(chǎn)生器,利用多目標(biāo)進(jìn)化算法優(yōu)化的低跳變加權(quán)CA結(jié)構(gòu)生成的測(cè)試序列,達(dá)到精簡(jiǎn)測(cè)試集的效果,并且使測(cè)試序列的整體跳變有所減少;然后利用矢量插入式原理,在加權(quán)CA生成的矢量中插入若干中間矢量使最終測(cè)試集中的測(cè)試矢量間的局部跳變也減少,進(jìn)一步減少功耗。