版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進(jìn)行舉報或認(rèn)領(lǐng)
文檔簡介
1、隨著集成電路技術(shù)的不斷發(fā)展,為了提高測試質(zhì)量并降低測試成本,各種可測性設(shè)計方法得到了廣發(fā)應(yīng)用。其中,內(nèi)建自測試(Built-in Self Test,BIST)是指能夠使一個芯片或電路板對自己進(jìn)行測試的技術(shù)和電路配置,它具有測試生成過程短、測試復(fù)雜程度低和故障檢測率高等優(yōu)點(diǎn),并且能節(jié)約測試成本、縮短測試時間、提高系統(tǒng)的可測性和可靠性,逐漸被認(rèn)可為今后可測性設(shè)計技術(shù)的一個重要組成部分。特別是在武器系統(tǒng)中,電路的內(nèi)建自測試更是得到了廣泛關(guān)注
2、和深入研究。
本文主要研究了內(nèi)建自測試的總體測試方案,詳細(xì)分析了內(nèi)建自測試應(yīng)用中的關(guān)鍵問題,對縮短測試時間、減少測試序列長度和降低響應(yīng)分析的混淆率提出了新的解決方法。主要的工作包括:
首先,本論文深入研究數(shù)字電路的故障模型、測試的基本理論、自動測試向量生成的各種算法,并在D算法和功能測試算法的基礎(chǔ)上,設(shè)計開發(fā)了研究測試向量的數(shù)字電路測試矢量生成軟件,它能在輸入電路結(jié)構(gòu)后自動生成預(yù)設(shè)故障的測試矢量,并完成測試驗證功能。
3、
其次,在此測試生成平臺的基礎(chǔ)上,論文還研究了內(nèi)建自測試的測試矢量生成方法,詳細(xì)分析了線性反饋移位寄存器(LFSR)生成偽隨機(jī)序列的方法,給出了LFSR反饋形式與初始狀態(tài)的選擇方法。并對LFSR進(jìn)行改進(jìn)使其包含全零狀態(tài)而得到完全偽隨機(jī)序列。為了剔除偽隨機(jī)測試序列中包含的許多無用序列,降低測試序列的長度,本文提出了種子重播方法,按照由確定性算法生成的測試矢量求得LFSR的種子,在測試時將種子加載至改進(jìn)后的LFSR中,這樣便可由該
4、LFSR快速地生成所需的測試序列。
然后,本文還研究了人體細(xì)胞免疫的機(jī)理,根據(jù)免疫過程提出了基于細(xì)胞免疫的BIST測試響應(yīng)分析方法。在分析處理之前,利用LFSR進(jìn)行響應(yīng)數(shù)據(jù)壓縮。對得到的響應(yīng)壓縮值運(yùn)用細(xì)胞免疫法進(jìn)行故障分析處理。該方法具有快速定位故障和混淆率低的優(yōu)點(diǎn)。
最后,利用內(nèi)建自測試的方法完成標(biāo)準(zhǔn)電路故障測試試驗。試驗表明本文所提測試方法具有高故障檢測率,并且能降低測試序列長度從而縮短測試時間,使得測試性能得到
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 數(shù)字電路的多種子內(nèi)建自測試及測試復(fù)用研究.pdf
- 數(shù)字電路內(nèi)建自測試(BIST)設(shè)計與測試調(diào)度技術(shù)研究.pdf
- 基于多掃描電路的內(nèi)建自測試方法研究.pdf
- 混合信號電路故障診斷的內(nèi)建自測試(BIST)方法研究.pdf
- 基于多掃描鏈的集成電路內(nèi)建自測試方法研究.pdf
- 低功耗內(nèi)建自測試設(shè)計方法研究.pdf
- SATA內(nèi)建自測試的電路設(shè)計與實現(xiàn).pdf
- 集成電路低功耗內(nèi)建自測試技術(shù)的研究.pdf
- 鎖相環(huán)內(nèi)建自測試研究.pdf
- 內(nèi)建自測試的重復(fù)播種測試生成研究.pdf
- 內(nèi)建自測試march算法的優(yōu)化研究.pdf
- 軟件內(nèi)建自測試中的測試程序生成.pdf
- 基于軟件內(nèi)建自測試的測試用例研究.pdf
- 混合式邏輯內(nèi)建自測試研究.pdf
- 基于等確定位切分的SoC內(nèi)建自測試方法研究.pdf
- 基于March C-算法的SRAM內(nèi)建自測試電路設(shè)計.pdf
- 軟件內(nèi)建自測試中測試用例的生成.pdf
- SoC中內(nèi)建自測試設(shè)計技術(shù)研究.pdf
- 嵌入式SRAM內(nèi)建自測試的測試實現(xiàn).pdf
- NoC系統(tǒng)的內(nèi)建自測試(BIST)技術(shù)研究.pdf
評論
0/150
提交評論