已閱讀1頁,還剩62頁未讀, 繼續(xù)免費閱讀
版權說明:本文檔由用戶提供并上傳,收益歸屬內容提供方,若內容存在侵權,請進行舉報或認領
文檔簡介
1、隨著數字系統(tǒng)的集成度和工藝復雜度的日益提高,數字系統(tǒng)內的器件測試變得越來越困難。由于內建自測試(Built-In Self-Test, BIST)能在芯片內部完成自測試,使得BIST技術在測試方面得到了廣泛的應用。但BIST在測試時也存在測試序列過長和測試故障覆蓋率不高等問題。因此,本課題重點研究一種既能保障測試故障覆蓋率,又能縮短測試序列長度的測試方案。
本課題主要研究內容如下:在研究BIST多目標優(yōu)化問題的基礎上,考慮編碼
2、方式和適應度分配機制,引入帶精英策略的非支配排序遺傳算法(Nondom-inated Sorting Genetic Algorithm II, NSGA-II)。采用NSGA-II算法得到細胞自動機(Cellular Automata, CA)的規(guī)則集,獲取CA結構,同時,通過構造最大海明距離和預設笛卡爾距離來獲取預確定距離測試序列,使每一個測試序列都能夠檢測到更多不同的故障。保障了測試的故障覆蓋率和測試序列長度間的平衡,實現BIST
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網頁內容里面會有圖紙預覽,若沒有圖紙預覽就沒有圖紙。
- 4. 未經權益所有人同意不得將文件中的內容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內容的表現方式做保護處理,對用戶上傳分享的文檔內容本身不做任何修改或編輯,并不能對任何下載內容負責。
- 6. 下載文件中如有侵權或不適當內容,請與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 基于多目標進化算法的內建自測試(BIST)測試生成技術研究.pdf
- 基于多目標進化算法的低功耗內建自測試(BIST)設計.pdf
- NoC系統(tǒng)的內建自測試(BIST)技術研究.pdf
- 低功耗內建自測試(BIST)設計技術的研究.pdf
- 數字電路內建自測試(BIST)設計與測試調度技術研究.pdf
- SoC中內建自測試設計技術研究.pdf
- 基于進化算法的低功耗內建自測試(BIST)技術研究.pdf
- 數據采集系統(tǒng)的內建自測試技術研究.pdf
- 內建自測試march算法的優(yōu)化研究.pdf
- 低測試成本的確定性內建自測試(BIST)的研究.pdf
- 超大規(guī)模集成電路的內建自測試(BIST)技術研究.pdf
- 混合信號電路故障診斷的內建自測試(BIST)方法研究.pdf
- 電子系統(tǒng)內建自測試技術研究.pdf
- SoC存儲器內建自測試技術研究.pdf
- 確定性邏輯內建自測試技術研究.pdf
- 邊界掃描結構支持下的內建自測試(BIST)IP核設計研究.pdf
- 系統(tǒng)芯片(SOC)測試結構與內建自測試技術研究.pdf
- 軟件內建自測試中模板的研究和設計.pdf
- 軟件內建自測試中的測試程序生成.pdf
- 低功耗內建自測試設計方法研究.pdf
評論
0/150
提交評論