版權說明:本文檔由用戶提供并上傳,收益歸屬內容提供方,若內容存在侵權,請進行舉報或認領
文檔簡介
1、隨著超大規(guī)模集成電路(Very Large Scale Integrated circuites,VLSI)設計和制造技術地迅速發(fā)展,電路尺寸日益減小,復雜程度愈來愈高,VLSI測試成為迫切需要解決的問題,而可測性設計(Design For Testability,DFT)成為解決當前VLSI測試問題的主要手段,內建自測試(Built-In Self-Test,BIST)以其較高的故障故障覆蓋率和能完成自測試的優(yōu)點成為一種廣泛應用的 D
2、FT技術。近年來,邊界掃描(Boundary Scan,BS)和內建自測試相結合的測試技術也成為測試領域研究的焦點。
本文首先針對 VLSI測試所面臨的困難,依據電路分塊測試的思想,研究分析了數字集成電路的分塊方法和分塊電路的測試方法。在此基礎上,根據內建自測試(Built-In Self-Test)可層次化設計的特點,提出對底層的VLSI子塊進行內建自測試設計的方案,實現(xiàn)了VLSI_BIST(Built-In Self-Te
3、st)子塊中各模塊的功能仿真。最后基于邊界掃描 IEEE1149.1標準設計了 VLSI子塊級 BIST測試架構,即JTAG_BIST架構,完成了JTAG_BIST測試接口設計和VLSI_BIST子塊關鍵技術的設計,并進行功能仿真驗證,最終實現(xiàn)了上層測試系統(tǒng)通過 JTAG_BIST測試接口控制下層VLSI_BIST子塊進行自測試。本文的主要工作和創(chuàng)新點是提出VLSI子塊的內建自測試設計方案,即基于邊界掃描并行鏈的 VLSI子塊級 BIS
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網頁內容里面會有圖紙預覽,若沒有圖紙預覽就沒有圖紙。
- 4. 未經權益所有人同意不得將文件中的內容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內容本身不做任何修改或編輯,并不能對任何下載內容負責。
- 6. 下載文件中如有侵權或不適當內容,請與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 超大規(guī)模集成電路課程設計
- 超大規(guī)模集成電路容軟錯技術研究.pdf
- 超大規(guī)模集成電路布局算法研究.pdf
- 超大規(guī)模集成電路的布局算法研究.pdf
- 新型超大規(guī)模集成電路清洗技術的研究.pdf
- 超大規(guī)模集成電路寄生參數提取研究.pdf
- 超大規(guī)模集成電路的物理設計研究.pdf
- 超大規(guī)模集成電路劃分算法研究.pdf
- 超大規(guī)模集成電路可測試性設計的應用.pdf
- 超大規(guī)模集成電路的優(yōu)化布局算法.pdf
- 超大規(guī)模集成電路詳細布局算法研究.pdf
- 超大規(guī)模集成電路形式驗證的方法研究.pdf
- 超大規(guī)模集成電路若干布線算法研究.pdf
- 超大規(guī)模集成電路串擾問題的研究.pdf
- 《超大規(guī)模集成電路設計》考試習題概要
- 超大規(guī)模集成電路布線中的圖論問題研究.pdf
- 超大規(guī)模集成電路快速熱退火工藝優(yōu)化研究.pdf
- 超大規(guī)模集成電路中變化互連線分析.pdf
- 針對NBTI效應的超大規(guī)模集成電路老化研究.pdf
- 超大規(guī)模集成電路陣列自重構問題的研究.pdf
評論
0/150
提交評論