細(xì)顆粒FPGA布局布線算法優(yōu)化與其軟件實現(xiàn).pdf

1、在現(xiàn)代現(xiàn)場可編程門陣列(FPGA,Field Programmable Gate Array)的計算機輔助設(shè)計系統(tǒng)(CAD, Computer-aided Design)中,布局布線是十分重要的環(huán)節(jié),其功能為如何將邏輯電路映射到具體 FPGA芯片的物理位置并布通相應(yīng)的邏輯功能模塊。隨著 FPGA邏輯門數(shù)越來越多,結(jié)構(gòu)越來越復(fù)雜,促使產(chǎn)業(yè)界必須用優(yōu)化的布局布線算法來減少芯片的時延和面積,提高芯片的布通率,最終達到芯片系統(tǒng)性能提升的目的。<

2、br>　　本課題在深入剖析和研究學(xué)術(shù)界FPGA芯片結(jié)構(gòu)及主流CAD系統(tǒng)整體設(shè)計及其布局布線算法的基礎(chǔ)上,設(shè)計并優(yōu)化了多邏輯模塊細(xì)顆粒 FPGA的布局布線算法,并編寫了相應(yīng)的軟件實現(xiàn)和驗證了這個算法。主要完成以下工作:
　　1.研究比較了FPGA的發(fā)展歷程,主要架構(gòu)特點,尤其是介紹了包含組合邏輯模塊和時序邏輯模塊的 FPGA邏輯單元結(jié)構(gòu),這對現(xiàn)行布局布線算法和工具提出了全新的挑戰(zhàn);接著本文簡單介紹了CAD系統(tǒng)的關(guān)鍵流程,深入闡述了布

3、局布線功能在整個系統(tǒng)中的重要性,初步探討了布局布線優(yōu)化的思路。
　　2.詳細(xì)研究了基于VPR(Versatile Place and Route)的FPGA布局布線算法,闡述了由模擬退火算法模型為基礎(chǔ)的布局算法,介紹了 FPGA的布線資源的參數(shù)化結(jié)構(gòu)描述,布線資源圖及全局布線方法和全局兼詳細(xì)布線方法。
　　3.對學(xué)術(shù)界已有的布局布線算法探討的基礎(chǔ)上,仔細(xì)對比了快速模擬退火算法,推廣型模擬退火算法,自適應(yīng)模擬退火算法的優(yōu)劣。結(jié)