抗輻射FPGA布局布線算法研究.pdf

1、為了縮短現(xiàn)代衛(wèi)星的開發(fā)周期和降低其開發(fā)成本，研發(fā)人員大量采用基于SRAM的FPGA進行開發(fā)和研究。但是在空間輻射環(huán)境下，SRAM型FPGA較之于其他類型的可編程邏輯器件，如ASIC、反熔絲型FPGA等更容易受到單粒子效應(yīng)等“軟錯誤”的影響。美國國家地球物理數(shù)據(jù)中心統(tǒng)計表明:1971-1986年之間有39顆地球靜止衛(wèi)星出現(xiàn)在軌異常，由空間環(huán)境中單粒子輻射引起的故障占到了總數(shù)的70％左右。因此，提高FPGA系統(tǒng)的容錯能力和可靠性已經(jīng)成為設(shè)計

2、領(lǐng)域中的重要研究課題。
　　FPGA抗軟錯誤的傳統(tǒng)方法都是從硬件的角度出發(fā)解決其在空間受到的輻射效應(yīng)，這些方法都增加了系統(tǒng)的面積和功耗。為了彌補這些方法的缺陷和不足，本文提出了一種新的FPGA容錯方法——Anti-VPR布局布線算法。本文首先分析軟錯誤的形成機理，緊接著對FPGA通用結(jié)構(gòu)進行錯誤建模，并提出了一種基于FPGA的故障傳播概率的計算方法和緩解FPGA軟錯誤的Anti-VPR布局算法;為了解決Anti-VPR布局算法的關(guān)

3、鍵路徑時延的問題，提出了時延布局的改進算法;最后，在前面的基礎(chǔ)上提出了一種抗輻射布線算法并通過仿真實驗驗證了其可靠性和正確性。
　　本文提出的算法對原有算法做了以下三個方面的改進:第一，通過分析每個邊界盒的節(jié)點錯誤率和故障傳播概率，形成了抗輻射布局算法。第二，F(xiàn)PGA時序驅(qū)動布局算法每個連接的關(guān)鍵度因子計算不準(zhǔn)確，因此每次布局得到的關(guān)鍵路徑時延不一定最小，布局質(zhì)量也不一定最好。本文在布局算法中引入了時延精確計算因子，以便更好的衡量