高速SerDes信號(hào)和均衡技術(shù)研究.pdf

1、SerDes(Serializer and Deserializer, SerDes)串行通信技術(shù)可以大幅度提高互連I/O間的數(shù)據(jù)傳輸速率，但極高的串行傳輸速率使系統(tǒng)設(shè)計(jì)面臨著諸多挑戰(zhàn)。為此，本文以優(yōu)化設(shè)計(jì)空間并提高鏈路性能為主要目標(biāo)，對(duì)高速串行通信系統(tǒng)的信號(hào)和均衡技術(shù)進(jìn)行了深入的研究。
　　目前在背板信道工作于25Gb/s及以上速率的最優(yōu)信號(hào)技術(shù)是一個(gè)相當(dāng)大的挑戰(zhàn)。為了解決這個(gè)迫切的問(wèn)題，我們分析了多幅度信號(hào)技術(shù)，如四電平脈沖幅

2、度調(diào)制技術(shù)(FourPulse Amplitude Modulation，PAM4)和雙二進(jìn)制編碼技術(shù)(Duo-binary)，和多相位信號(hào)技術(shù)，如四相位正交相移鍵控技術(shù)（Quadrature Phase Shift Keying，QPSK）。通過(guò)理論分析，我們表明了PAM4、Duo-binary、QPSK相比傳統(tǒng)的兩電平不歸零碼技術(shù)(Not Return to Zero，NRZ)能夠更好地適應(yīng)傳統(tǒng)優(yōu)化信道，但在信噪比上分別有9.5dB

3、，6dB，3dB的損失。我們?cè)谛袨榧?jí)模擬比較了25Gb/s和56Gb/s高速串行數(shù)據(jù)傳輸速率下上述信號(hào)技術(shù)的系統(tǒng)性能。實(shí)驗(yàn)結(jié)果表明，PAM4和QPSK調(diào)制技術(shù)在噪聲環(huán)境下強(qiáng)烈依賴于信道特性。
　　均衡作為高速串行通信系統(tǒng)的核心部件，目前均衡設(shè)計(jì)中面臨的主要問(wèn)題是均衡系數(shù)的確定和聯(lián)合均衡策略的制定。針對(duì)這兩個(gè)技術(shù)難點(diǎn)，本文對(duì)高速串行鏈路的主要均衡技術(shù)前向反饋均衡器（Feed Forward Equalizer, FFE）、連續(xù)時(shí)間線

4、性均衡器(Continuous TimeLinear Equalizer, CTLE)、判決反饋均衡器(Decision Feedback Equalizer, DFE)的均衡算法進(jìn)行了深入研究，提出了一種新的以最大化信噪比裕量和最小化功耗為目標(biāo)的聯(lián)合均衡策略。
　　為了對(duì)上述的信號(hào)和均衡技術(shù)進(jìn)行更為有效的仿真驗(yàn)證和性能評(píng)估，我們?cè)O(shè)計(jì)了一個(gè)以信噪比裕量和建模的澡盆曲線為性能評(píng)估指標(biāo)的高速串行鏈路仿真平臺(tái)，并基于此仿真平臺(tái)探索了網(wǎng)格