基于FPGA的任意波形產(chǎn)生及加載研究.pdf

1、隨著近數(shù)十年來(lái)電子技術(shù)的飛速發(fā)展，電子器件與電路的設(shè)計(jì)研發(fā)、光學(xué)物理實(shí)驗(yàn)、雷達(dá)偵測(cè)與電子對(duì)抗、生物醫(yī)學(xué)等領(lǐng)域?qū)τ谛盘?hào)源的需求越來(lái)越大，而任意波形發(fā)生器(AWG)作為功能最為強(qiáng)大的信號(hào)源之一，已經(jīng)成為當(dāng)前電子仿真測(cè)試儀器中的研究熱點(diǎn)。任意波形發(fā)生器具有高度的用戶可編程特性，可根據(jù)用戶編輯的波形數(shù)據(jù)生成任意形狀的波形，其功能覆蓋了函數(shù)信號(hào)發(fā)生器等大多數(shù)傳統(tǒng)信號(hào)源。
　　本文中根據(jù)項(xiàng)目工程需求設(shè)計(jì)了一種多通道、低抖動(dòng)的任意波形發(fā)生系統(tǒng)。

2、區(qū)別于傳統(tǒng)的基于直接數(shù)字頻率合成技術(shù)(DDS)的任意波形發(fā)生器，本設(shè)計(jì)借鑒了TrueArb技術(shù)方案，采用了FPGA+復(fù)接器+高速DAC的經(jīng)典架構(gòu)，可獲得更高的波形保真度和更低的相位抖動(dòng)。本設(shè)計(jì)還結(jié)合了課題組的精密同步系統(tǒng)，以光數(shù)據(jù)流的形式傳輸時(shí)鐘與波形觸發(fā)信號(hào)，在接收終端由時(shí)鐘數(shù)據(jù)恢復(fù)(Clock Data Recovery，CDR)電路進(jìn)行時(shí)鐘數(shù)據(jù)恢復(fù)，可保證長(zhǎng)距離傳輸下信號(hào)的低損耗與低誤碼率，適用于占地面積大的大型設(shè)備與工程等應(yīng)用場(chǎng)

3、合。另外，可將光數(shù)據(jù)流扇出多路信號(hào)，然后級(jí)聯(lián)多臺(tái)任意波形發(fā)生器，實(shí)現(xiàn)多通道任意波形的同步輸出。
　　本設(shè)計(jì)中利用FPGA內(nèi)部的并串轉(zhuǎn)換與復(fù)接器的并串轉(zhuǎn)換進(jìn)行數(shù)據(jù)速率的提升，實(shí)現(xiàn)與高速DAC接口的連接，從而獲得高達(dá)7.4Gsa/s的高采樣率。FPGA內(nèi)部程序由Flash存儲(chǔ)器在電路上電后寫入，波形數(shù)據(jù)由上位機(jī)發(fā)送后存儲(chǔ)于FPGA內(nèi)部存儲(chǔ)資源，減輕了設(shè)計(jì)難度與外圍電路布線壓力。利用高速DAC輸出的4分頻時(shí)鐘作為復(fù)接器的工作時(shí)鐘，并將復(fù)

4、接器的2分頻時(shí)鐘反饋至FPGA進(jìn)行相位關(guān)系鑒定，從而獲得相位關(guān)系確定的同步時(shí)鐘系統(tǒng)，保證整個(gè)系統(tǒng)的時(shí)序準(zhǔn)確。任意波形發(fā)生器可通過(guò)USB轉(zhuǎn)串口數(shù)據(jù)線實(shí)現(xiàn)與上位機(jī)的通信，上位機(jī)軟件可編輯正弦波、方波等標(biāo)準(zhǔn)波形，并能將MATLAB等軟件生成的DAT格式的波形數(shù)據(jù)文件傳輸至FPGA，實(shí)現(xiàn)任意波形的輸出。另外，針對(duì)儀器后期的升級(jí)需求，預(yù)留了DDR3大容量存儲(chǔ)器接口，可實(shí)現(xiàn)超大的波形數(shù)據(jù)存儲(chǔ)深度。
　　本設(shè)計(jì)的電路屬于高速數(shù)模電路，因此在PC