基于DDS的任意波形發(fā)生器研究.pdf

1、目前，基于直接數(shù)字頻率合成 (Direct Digital Frequency Synthesis簡(jiǎn)稱(chēng)DDS) 技術(shù)的任意波形發(fā)生器在設(shè)計(jì)上多采用FPGA結(jié)合微處理器芯片的形式。DDS部分功能由FPGA來(lái)實(shí)現(xiàn)，微處理器芯片用于完成控制功能，這種結(jié)構(gòu)電路復(fù)雜，開(kāi)發(fā)周期長(zhǎng)，系統(tǒng)的軟硬件升級(jí)也存在困難?？删幊唐舷到y(tǒng)（SOPC）設(shè)計(jì)是一個(gè)嶄新的、富有生機(jī)的嵌入式系統(tǒng)設(shè)計(jì)方向，嵌入式集成化設(shè)計(jì)正成為電子領(lǐng)域發(fā)展的一個(gè)重要方向。本文利用SOPC技

2、術(shù)研究在單片F(xiàn)PGA上實(shí)現(xiàn)任意波形發(fā)生器的可行性。 論文以Altera公司的EP1C12芯片為SOPC系統(tǒng)的載體，把任意波形發(fā)生器的DDS 模塊和軟核處理器Nios II集成到單片F(xiàn)PGA芯片內(nèi)部，設(shè)計(jì)了能夠輸出正弦波、方波、鋸齒波、任意波、及掃頻等波形的任意波形發(fā)生器。文中對(duì)DDS最致命的缺點(diǎn)（輸出頻譜雜散大）進(jìn)行了研究和分析，重點(diǎn)探討了DDS的相位截?cái)嗾`差，采用了一種新的相位加擾技術(shù)來(lái)改善波形的輸出雜散；同時(shí)，針對(duì)目前的任意

3、波形發(fā)生器還不具備過(guò)零切換功能這一問(wèn)題，提出了DDS的結(jié)構(gòu)改進(jìn)思路：采用兩套雙端口RAM結(jié)構(gòu)，使其在波形切換時(shí)實(shí)現(xiàn)過(guò)零切換，以保證波形的平滑輸出。 文中首先探討了DDS的工作原理，根據(jù)信號(hào)分析理論分析了DDS的輸出頻譜，并在MATLAB中對(duì)DDS的頻譜雜散和采用隨機(jī)序列來(lái)改善雜散后的輸出頻譜進(jìn)行了仿真；然后在對(duì)任意波形發(fā)生器進(jìn)行需求分析的基礎(chǔ)上，確定了任意波形發(fā)生器的總體方案，闡述了任意波形發(fā)生器硬件電路板的設(shè)計(jì)與制作；接著，給

4、出了Nios II處理器的構(gòu)建與系統(tǒng)各部分在FPGA上的硬件描述語(yǔ)言（Verilog HDL）實(shí)現(xiàn)，完成了上下位機(jī)的軟件設(shè)計(jì)和編寫(xiě)（上位機(jī)的基于LabVIEW的人機(jī)界面以及下位機(jī)的基于軟處理器核Nios II的波形產(chǎn)生軟件）；最后，對(duì)實(shí)驗(yàn)結(jié)果進(jìn)行了分析，并提出了改進(jìn)意見(jiàn)。 試驗(yàn)結(jié)果表明：所設(shè)計(jì)的基于DDS的任意波形發(fā)生器能夠?qū)崿F(xiàn)規(guī)則波和任意波形的輸出，波形性能達(dá)到了設(shè)計(jì)要求；系統(tǒng)實(shí)現(xiàn)了過(guò)零切換功能，可以用在要求波形連續(xù)平滑輸出的