基于縮短極化碼的MLC Nand Flash差錯控制技術研究.pdf

1、隨著信息科技的高速發(fā)展，存儲技術扮演著越來越重要的角色。Flash應用非易失存儲技術，使存儲更可靠，并且其具有低能耗、抗震動、高性能、低成本等優(yōu)點，因此被廣泛應用于數(shù)碼產(chǎn)品中。
　　然而，隨著工藝的升級，單層單元存儲(Single Level Cell, SLC)技術已逐漸發(fā)展到存儲密度更大的多層單元存儲(Multi Level Cell, MLC)技術和三層單元存儲(Trinary Level Cell, TLC)技術。Nand

2、 Flash的存儲密度逐漸增大，存儲過程中數(shù)據(jù)的出錯概率變大，因此Nand Flash對差錯控制(Error Checking and Correcting, ECC)技術提出了更高的要求。傳統(tǒng)的ECC方案通常應用BCH碼，低密度奇偶校驗(Low Density Parity Check, LDPC)碼或兩者的組合作為糾錯碼，然而這些糾錯碼要么糾錯能力受限，要么具有長譯碼延遲，使得其無法滿足Nand Flash的差錯控制需求。因此尋找新

3、的差錯控制技術成為Nand Flash的重中之重。極化碼是編碼理論上的重大突破，可以實現(xiàn)任意二進制輸入離散無記憶信道的信道容量，且具有編碼速率靈活和編譯碼復雜度低等優(yōu)勢，它可以應用于未來的Nand Flash差錯控制領域。
　　極化碼的標準碼長決定其不能直接適用于任意頁容量的Flash，為了使極化碼適用于任意頁容量的Flash，需要設計一種長度兼容的極化碼編譯碼方案。本文重點研究長度兼容的縮短極化碼編譯碼方案，并提出優(yōu)化縮短極化碼

4、的構造方案，繼而采用刪減圖樣構造出一系列適用MLC Nand Flash糾錯的高碼率縮短極化碼碼字。其中，優(yōu)化縮短碼方案首先通過比特翻轉重排序的方式得到基本刪減圖樣，進而選擇具有更低信道容量的凍結比特組成優(yōu)化刪減圖樣，使得到的刪減比特全為凍結比特，可以顯著提高碼字的糾錯性能。接著本文研究減少極化碼譯碼時延的方法。提出的時延減少方案采用遞歸信道合并的方法，來構造多位比特同時譯碼的并行譯碼信道，從而有效的減少了極化碼譯碼時延。且極化碼時延減