版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進(jìn)行舉報(bào)或認(rèn)領(lǐng)
文檔簡介
1、SOI(SiliconOnInsulator)高壓集成電路具有無閂鎖、漏電流小、抗輻射、隔離性能好等優(yōu)點(diǎn),已成為功率集成電路(PowerIntegratedCircuit)的重要發(fā)展方向。SOI高壓橫向耐壓器件是高壓集成電路的核心和關(guān)鍵,受到了國際上眾多學(xué)者的關(guān)注。近二十年來,眾多學(xué)者提出了很多種器件結(jié)構(gòu)和技術(shù),為SOI高壓器件的發(fā)展做出了貢獻(xiàn),但是SOI的耐壓和導(dǎo)通電阻的折衷問題一直是無法忽略的。 本文研究內(nèi)容來源于國家自然科
2、學(xué)基金重點(diǎn)項(xiàng)目(項(xiàng)目編號60436030)。圍繞SOI階梯摻雜LDMOS器件的優(yōu)化問題,本文從器件結(jié)構(gòu)和工藝材料方面出發(fā),借鑒已有理論,進(jìn)行了SOISingle-RESURFLDMOS的優(yōu)化研究以及SOI階梯摻雜漂移區(qū)LDMOS的優(yōu)化設(shè)計(jì)及器件制備實(shí)驗(yàn)。 SOISingle-RESURF效應(yīng)研究。研究了SOISingle-RESURFLDMOS的器件參數(shù)對擊穿電壓和導(dǎo)通電阻的影響。采用數(shù)值模擬分析方法,深入研究了漂移區(qū)長度、漂移
3、區(qū)濃度、埋氧層厚度、頂層硅厚度、氧化層電荷以及襯底偏壓對RESURF效應(yīng)、擊穿電壓和導(dǎo)通電阻的影響。仿真結(jié)果表明,擊穿電壓與導(dǎo)通電阻存在明顯折衷關(guān)系,因此在選擇器件結(jié)構(gòu)時要選擇埋氧層厚度大,漂移區(qū)濃度高,在保證擊穿發(fā)生在縱向的情況下,漂移區(qū)長度越小越好。 SOI階梯摻雜漂移區(qū)LDMOS的優(yōu)化設(shè)計(jì)與制備實(shí)驗(yàn)。理論分析、數(shù)值模擬和實(shí)驗(yàn)結(jié)果表明,該結(jié)構(gòu)可以使表面電場變得更加均勻,有效提高器件擊穿電壓。該功率器件的版圖設(shè)計(jì)為圓形結(jié)構(gòu),避
4、免了球面結(jié)的形成,有效的降低了曲率效應(yīng)造成的電場集中。在器件設(shè)計(jì)過程中,在源端和漏端都采用了多晶場板技術(shù),減小了表面PN結(jié)和NN+處的峰值電場,避免了器件在這兩處過早擊穿。在工藝設(shè)計(jì)過程中,采用工藝模擬仿真方法,設(shè)計(jì)出與BCD工藝兼容的工藝流程,而且只需多兩張掩模版也能與CMOS工藝相兼容。 在進(jìn)行高壓SOILDMOS的實(shí)驗(yàn)過程中,開發(fā)出一種新的制備厚膜SOI材料的制備工藝SIMOX+Epitaxial+SDB,簡稱SES法。在
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 射頻SOI-LDMOS器件設(shè)計(jì).pdf
- 高壓SOI LDMOS器件的結(jié)構(gòu)設(shè)計(jì)與仿真.pdf
- SOI RESURF原理研究及SOI LDMOS研制.pdf
- 厚膜SOI-LDMOS安全工作區(qū)的研究與設(shè)計(jì).pdf
- SOI-LDMOS器件的結(jié)構(gòu)設(shè)計(jì).pdf
- 薄層SOI高壓LDMOS器件模型與特性研究.pdf
- 高壓SOI LDMOS器件結(jié)構(gòu)設(shè)計(jì)與模擬研究.pdf
- 新型SOI LDMOS高壓器件研究.pdf
- SOI LDMOS阻斷態(tài)物理模型的研究.pdf
- 基于200V SOI-BCD工藝的LDMOS的設(shè)計(jì)與優(yōu)化.pdf
- SOI-LDMOS器件的自熱效應(yīng)研究.pdf
- SOI LDMOS相陣控CCD陣列研究.pdf
- SOI高壓薄層LDMOS可靠性的研究.pdf
- 200V寬SOA SOI-LDMOS設(shè)計(jì)及評估.pdf
- 薄層SOI高壓LDMOS背柵調(diào)制模型與特性研究.pdf
- 體硅-SOI MOSFET 與LDMOS的非準(zhǔn)靜態(tài)效應(yīng)研究.pdf
- 基于槽技術(shù)的SOI LDMOS器件新結(jié)構(gòu)研究.pdf
- 橫向變厚度SOI LDMOS的結(jié)構(gòu)和工藝設(shè)計(jì)技術(shù)研究.pdf
- 高壓SOI LDMOS器件新結(jié)構(gòu)設(shè)計(jì)及仿真研究.pdf
- 新型SOI LDMOS器件仿真研究及其模型建立.pdf
評論
0/150
提交評論