薄層SOI高壓LDMOS器件模型與特性研究.pdf

1、SOI（Silicon On Insulator，絕緣體上硅）高壓LDMOS（Lateral Double-diffused Metal Oxide Semicondutor，橫向雙擴(kuò)散金屬氧化物半導(dǎo)體）器件具有低功耗、高頻率、高集成度等特點(diǎn)，廣泛用于智能功率集成電路，如汽車電子、醫(yī)療電子、智能家電和航空航天等領(lǐng)域。相比厚層SOI LDMOS，薄層SOI LDMOS具有良好的工藝兼容性和較少的寄生效應(yīng)。因此，薄層SOI高壓LDMOS在功

2、率集成電路，特別是功率開關(guān)和驅(qū)動集成電路中有著良好的應(yīng)用前景。但是由于背柵偏置的原因，薄層 SOI P型高壓 LDMOS器件的特性受到嚴(yán)重影響，相比 N型器件，其RESURF（REduced SURface Field，降低表面電場）效應(yīng)被抑制，較難實現(xiàn)高的耐壓。同時受到介質(zhì)層電場限制，SOI高壓LDMOS器件擊穿電壓很難突破600 V，阻礙了其在更高電壓的集成電路中的應(yīng)用。目前國際上研究集中在3μm以上厚層SOI高壓LDMOS，對1.

3、5μm以下的薄層SOI高壓LDMOS鮮有研究，尤其是P型LDMOS（PLDMOS）。迄今的研究，大部分耐壓模型針對厚層SOI高壓LDMOS，對薄層SOI高壓LDMOS也涉及較少。
　　本文基于電場調(diào)制理論，研究了薄層SOI高壓LDMOS背柵效應(yīng)及耐壓特性，建立了背柵耐壓模型和超薄 SOI橫向線性變摻雜（Variation of Lateral Doping， VLD）LDMOS耐壓模型，并提出兩類新的器件結(jié)構(gòu)。
　　主要研究

4、工作如下：
　　1.提出SOI PLDMOS背柵耐壓模型。
　　針對SOI PLDMOS固有的背柵效應(yīng)，提出了背柵耐壓模型，給出背柵穿通擊穿的判據(jù)。模型揭示了SOI高壓PLDMOS背柵穿通機(jī)理，得到背柵電壓、n阱濃度和pf區(qū)結(jié)深之間的關(guān)系。當(dāng)穿通擊穿判據(jù)條件滿足時，背柵穿通擊穿就會發(fā)生。該背柵模型適用于所有SOI PLDMOS，具有普適性。同時基于背柵模型，對1.5μm厚SOI PLDMOS耐壓特性進(jìn)行分析，優(yōu)化結(jié)構(gòu)參數(shù)，使

5、其避免發(fā)生背柵穿通。實驗結(jié)果顯示SOI PLDMOS在背柵電壓-200 V時，擊穿電壓達(dá)到329 V。
　　2.提出超薄層SOI高壓VLD NLDMOS耐壓模型。
　　針對超薄層 SOI高壓 VLD NLDMOS，提出了耐壓模型，給出器件的RESURF條件。基于介質(zhì)場增強(qiáng)理論，采用超薄漂移區(qū)來提高硅臨界擊穿電場，從而提高擊穿電壓?；?RESURF條件，對器件耐壓和比導(dǎo)通電阻特性進(jìn)行研究。實驗結(jié)果顯示，超薄層SOI高壓VLD

6、 NLDMOS的漂移區(qū)厚度約為0.15μm，器件耐壓達(dá)到644 V，比導(dǎo)通電阻為24.1Ω·mm2。
　　3.提出兩類新的器件結(jié)構(gòu)。
　　基于上述SOI高壓器件縱向耐壓機(jī)理，提出了兩類新的器件結(jié)構(gòu)。第一類從增加器件縱向耐壓出發(fā)，提出了三種新器件：T-RESURF型SON LDMOS、PSUB型 SOI VLD LDMOS和界面電荷島型SOI LDMOS。相比傳統(tǒng)SON結(jié)構(gòu)，T-RESURF型 SON LDMOS在保持相同耐壓