系統(tǒng)級芯片的低功耗技術(shù)研究.pdf

1、隨著CMOS電路制造工藝特征尺寸的日益減小，集成電路在集成度和性能方面不斷獲得提高，芯片設(shè)計(jì)也逐漸朝著SoC方向發(fā)展。但與此同時(shí)，系統(tǒng)復(fù)雜性的提高以及各種移動(dòng)設(shè)備的廣泛使用，也使得電路功耗開始成為芯片設(shè)計(jì)發(fā)展的重要瓶頸之一。 功耗不但直接影響芯片的封裝形式與成本，而且過高的功耗將導(dǎo)致芯片溫度的增加，直接決定著芯片的可靠性。此外，系統(tǒng)功耗的增加還將帶來電遷移效應(yīng)、電流密度增大、IR Drop等問題，使得芯片的穩(wěn)定性進(jìn)一步惡化；而這

2、些影響反過來又會給電源、地的設(shè)計(jì)以及電路可靠性分析等諸多方面帶來挑戰(zhàn)，低功耗技術(shù)研究已顯得越來越迫切。這些因素都迫使設(shè)計(jì)者越來越多地關(guān)注集成電路功耗優(yōu)化方法的研究。 本文的主要工作和創(chuàng)新有： 1、改進(jìn)了應(yīng)用輸入向量控制技術(shù)降低漏電功耗，并且針對輸入向量控制技術(shù)的關(guān)鍵問題，即求解最小泄漏電流的輸入向量(MLV)，進(jìn)行了多種求解方法的對比。 2、提出了采用遺傳算法求解MLV，并且將其應(yīng)用在國際通用的MCNCISCAS

3、85基準(zhǔn)電路中。同使用隨機(jī)采樣求解MLV進(jìn)行了比較，遺傳算法可以明顯優(yōu)化漏電功耗，提高仿真速度，一定程度上擺脫了對工藝庫的依賴。 3、將輸入向量控制技術(shù)應(yīng)用于TD-SCDMA終端基帶芯片的部分時(shí)序邏輯電路，解決了SoC中降低整體漏電功耗的問題。 4、將各種降低功耗的方法應(yīng)用到TD-SCDMA終端基帶芯片的設(shè)計(jì)中，比較各種方法帶來的功耗優(yōu)化效果，同時(shí)檢驗(yàn)了輸入向量控制技術(shù)的優(yōu)勢。 仿真結(jié)果表明，采用輸入向量控制技術(shù)