基帶芯片的低功耗時(shí)鐘系統(tǒng)設(shè)計(jì).pdf

1、隨著移動(dòng)平臺(tái)的廣泛應(yīng)用,基帶芯片作為移動(dòng)平臺(tái)核心器件在功能、性能和功耗方面的要求也越來(lái)越高,時(shí)鐘產(chǎn)生單元作為基帶芯片中產(chǎn)生并控制管理時(shí)鐘的模塊,產(chǎn)生并管理的時(shí)鐘數(shù)目急劇增大,簡(jiǎn)單有效管理這些時(shí)鐘成為一個(gè)棘手的問(wèn)題,同時(shí)時(shí)鐘作為系統(tǒng)功耗的一大來(lái)源,也是系統(tǒng)低功耗設(shè)計(jì)的一個(gè)重要手段。在大規(guī)模高性能低功耗的要求下,基帶芯片中時(shí)鐘系統(tǒng)的設(shè)計(jì)已經(jīng)成為一項(xiàng)有挑戰(zhàn)性的工作。
　　本文從時(shí)鐘產(chǎn)生單元在基帶芯片中的功能,低功耗,物理設(shè)計(jì)等多方面出發(fā)

2、,提出了一種結(jié)構(gòu)化、低功耗的時(shí)鐘系統(tǒng)架構(gòu),該架構(gòu)以統(tǒng)一的方式產(chǎn)生并管理時(shí)鐘,支持軟硬件的時(shí)鐘控制,硬件的自動(dòng)時(shí)鐘切換技術(shù)顯著提高了時(shí)鐘切換的速度,并采用動(dòng)態(tài)電壓頻率調(diào)整技術(shù)、時(shí)鐘源共享,多級(jí)門控以及快速頻率縮放機(jī)制等多種低功耗設(shè)計(jì)方法,對(duì)基帶芯片的模塊時(shí)鐘頻率控制粒度更為精細(xì),在低功耗模式下關(guān)閉頻率較大的時(shí)鐘源使用頻率較小的時(shí)鐘源靈活控制了性能和功耗之間的平衡。該架構(gòu)采用了芯片級(jí)和子系統(tǒng)級(jí)兩級(jí)時(shí)鐘產(chǎn)生控制設(shè)計(jì),子系統(tǒng)級(jí)的時(shí)鐘產(chǎn)生單元由芯