嵌入式隨機(jī)存儲(chǔ)器測(cè)試研究及仿真.pdf

1、隨著集成電路設(shè)計(jì)和制造技術(shù)的不斷進(jìn)步，芯片的集成度和復(fù)雜度正按照摩爾定律的速度持續(xù)提高。尤其是超深亞微米(VDSM)工藝的使用，生產(chǎn)過程中出現(xiàn)的故障也越來越多樣、難測(cè)。芯片測(cè)試遇到了前所未有的挑戰(zhàn)，已成為制約整個(gè)行業(yè)發(fā)展的瓶頸。在這種情況下，從故障類型、測(cè)試設(shè)備及測(cè)試成本考慮，可測(cè)性設(shè)計(jì)(DFT)技術(shù)成為解決芯片測(cè)試問題的主要手段之一，日益引起人們的重視。 論文主要針對(duì)嵌入式系統(tǒng)隨機(jī)存儲(chǔ)器的測(cè)試，研究解決辦法。首先，介紹了數(shù)字集

2、成電路和存儲(chǔ)器及測(cè)試技術(shù)發(fā)展現(xiàn)狀、趨勢(shì)。論述了存儲(chǔ)器的基本結(jié)構(gòu)、分類、故障模式和故障模型。然后，研究分析了存儲(chǔ)器測(cè)試的方法，產(chǎn)生測(cè)試圖形的各種測(cè)試生成算法，按圖形的測(cè)試長度與存儲(chǔ)單元大小關(guān)系分類舉例介紹。這些測(cè)試算法，復(fù)雜程度不同，故障覆蓋率也不同。詳細(xì)分析了March算法，并將其擴(kuò)展成能面向字存儲(chǔ)器測(cè)試的算法。 內(nèi)建自測(cè)試(Built-In-Self-Tcst,BIST)技術(shù)被認(rèn)為是解決由于電路集成度越來越大所造成的測(cè)試費(fèi)用巨

3、大和測(cè)試訪問困難等問題的最有希望的技術(shù)。本文針對(duì)存儲(chǔ)器測(cè)試采用MBIST。MBIST是目前大規(guī)模存儲(chǔ)器測(cè)試最通用的方法，該方法將BIST邏輯電路嵌入芯片內(nèi)部，實(shí)現(xiàn)片上BIST結(jié)構(gòu)，本文實(shí)現(xiàn)了BIST電路的控制器、地址產(chǎn)生器、向量生成器、響應(yīng)分析器等電路，最終實(shí)現(xiàn)片上自動(dòng)測(cè)試存儲(chǔ)器。本文采用VHDL程序仿真BIST結(jié)構(gòu)，并仿真一個(gè)隨機(jī)存儲(chǔ)器，將各種故障加入其中，采用March C算法，結(jié)果表明該方法能覆蓋多數(shù)故障，從而驗(yàn)證基于March算