VIP及其在驗(yàn)證平臺(tái)中應(yīng)用的研究.pdf

1、隨著工藝能力和設(shè)計(jì)能力的迅速提高，為了滿足市場對(duì)成本、功能和功耗的要求，SoC(System on a Chip)設(shè)計(jì)技術(shù)已經(jīng)成為一種發(fā)展趨勢。眾所周知，迄今為止在集成電路發(fā)展過程中，摩爾定律(單芯片上所能集成的晶體管數(shù)目每18個(gè)月翻一番)一直在起作用，因此SoC的規(guī)模和功能在不斷急劇膨脹，這使得設(shè)計(jì)的驗(yàn)證工作日益重要。目前，驗(yàn)證已成為了整個(gè)SoC設(shè)計(jì)的瓶頸。傳統(tǒng)的編寫測試平臺(tái)來驗(yàn)證設(shè)計(jì)的方法在SoC系統(tǒng)面前顯然力不從心，越來越多的高級(jí)

2、驗(yàn)證技術(shù)被用來解決復(fù)雜系統(tǒng)的驗(yàn)證問題，被用來探測系統(tǒng)中隱藏較深的缺陷。如果給予足夠多的時(shí)間，或許可以發(fā)現(xiàn)SoC中的大部分問題，但是受到面市時(shí)間的約束，驗(yàn)證人員還需要一種高效的、省時(shí)的驗(yàn)證方法學(xué)指導(dǎo)。 本文的工作是國家高技術(shù)研究發(fā)展計(jì)劃(863計(jì)劃)項(xiàng)目"網(wǎng)絡(luò)數(shù)字音視頻處理SoC設(shè)計(jì)與實(shí)現(xiàn)"的一部分，本文的主要目的是通過對(duì)現(xiàn)有驗(yàn)證技術(shù)的研究和探討，提出一種適用于驗(yàn)證的IP核的設(shè)計(jì)方法，運(yùn)用這種方法設(shè)計(jì)的驗(yàn)證IP具有較高的抽象層次，

3、并且能夠在一個(gè)SoC項(xiàng)目甚至多個(gè)SoC項(xiàng)目的驗(yàn)證工作中得到重用。這種IP可以縮短驗(yàn)證平臺(tái)搭建的時(shí)間，提高驗(yàn)證效率，緩解驗(yàn)證壓力，解決驗(yàn)證的瓶頸問題。 論文通過分析當(dāng)前業(yè)內(nèi)流行的驗(yàn)證技術(shù)和驗(yàn)證方法學(xué)，提出一種基于高抽象層次和分層思想的驗(yàn)證方法學(xué)。針對(duì)該方法學(xué)的特點(diǎn)選擇了標(biāo)準(zhǔn)語言SystemVerilog作為實(shí)現(xiàn)該方法學(xué)的載體。論文重點(diǎn)分析了VIP組成部件的功能和設(shè)計(jì)方法，并將各個(gè)部件組合成完整的驗(yàn)證環(huán)境，分析了基于分層思想的驗(yàn)證平