已閱讀1頁，還剩59頁未讀， 繼續(xù)免費閱讀
版權說明：本文檔由用戶提供并上傳，收益歸屬內容提供方，若內容存在侵權，請進行舉報或認領
文檔簡介
1、根據(jù)我國制定的數(shù)字電視廣播時間表，2015年停止模擬電視播出，實現(xiàn)數(shù)字廣播電視有線、衛(wèi)星和無線的全國覆蓋。未來10年我國需要3-5億顆解碼芯片，數(shù)字視頻面臨巨大的市場，解碼標準之爭已經(jīng)演化成了芯片之爭。Lifview(鳳芯)系列產(chǎn)品擁有完全自主的知識產(chǎn)權，是支持國家自主標準AVS及主流國際標準，支持標清高清實時解碼，靈活通用可配置的數(shù)字視音頻編解碼SoC芯片系列。鳳芯Ⅲ主頻要求200Mhz，片外存儲器則選用了DDR400以滿足帶寬需求。
溫馨提示
- 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
- 4. 未經(jīng)權益所有人同意不得將文件中的內容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內容本身不做任何修改或編輯，并不能對任何下載內容負責。
- 6. 下載文件中如有侵權或不適當內容，請與我們聯(lián)系，我們立即糾正。
- 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 基于FPGA的DDR3控制器IP設計與驗證.pdf
- 基于FPGA的DDR3設計與實現(xiàn).pdf
- 基于FPGA的SOC設計與驗證.pdf
- DDR3內存控制器的IP核設計及FPGA驗證.pdf
- DDR SDRAM控制器的設計與驗證.pdf
- 基于FPGA與DDR2的視頻轉換系統(tǒng)設計實現(xiàn).pdf
- 基于FPGA和DDR2的圖像縮放系統(tǒng)設計與實現(xiàn).pdf
- 基于CoreConnect總線的DDR3控制器設計與驗證.pdf
- 基于FPGA的DDR3 SDRAM控制器設計.pdf
- 基于FPGA的TCP協(xié)議的設計與驗證.pdf
- DDR3控制器的設計與驗證.pdf
- 基于FPGA的DDR3控制器的設計.pdf
- 基于FPGA的DDR2SDRAM控制器的設計與實現(xiàn).pdf
- 基于FPGA的DDR2 SDRAM控制器設計.pdf
- 基于FPGA的RapidIO總線接口設計、驗證與實現(xiàn).pdf
- 基于FPGA的USB控制器設計與驗證.pdf
- 基于DDR3的CMOS高速圖像采集系統(tǒng)的FPGA設計與實現(xiàn).pdf
- DDR2 SDRAM控制器的設計與驗證.pdf
- 基于FPGA的核間高速接口的設計與驗證.pdf
- 基于FPGA的SoC芯片驗證平臺設計.pdf
評論
0/150
提交評論