深亞微米集成電路特征尺寸縮小的研究開發(fā)和應(yīng)用.pdf

1、隨著集成電路飛速發(fā)展和集成電路制造工藝水平的提高,芯片的集成度越來越高。工藝特征尺寸的縮小研究一直是半導(dǎo)體設(shè)計和生產(chǎn)的重要課題,近年來器件柵長已經(jīng)從幾微米縮小到65nm甚至更小。本論文主要是針對0.18μm工藝節(jié)點進行了同一代工藝尺寸縮小的設(shè)計和應(yīng)用研究。將0.18μm工藝等比例縮小到0.144μm工藝,基于原來的芯片設(shè)計數(shù)據(jù)等比例縮小到80％,以期在保持與尺寸縮小前原產(chǎn)品的性能一致的基礎(chǔ)上,通過特征尺寸的縮小提升產(chǎn)品競爭力,同時縮短產(chǎn)

2、品的開發(fā)周期。
　　然而尺寸的縮小給工藝上帶來了極大的挑戰(zhàn),相比尺寸縮小前的工藝,縮小后產(chǎn)品在器件、互連以及工藝極限等方面將有更多的挑戰(zhàn)。本論文對尺寸縮小后新工藝的目標以及實現(xiàn)方法進行了理論分析和大量的試驗,研究了器件與互連性能匹配以及尺寸縮小帶來的工藝問題及其解決方案。
　　在進行等比例縮小后,通過對柵極線寬、輕摻雜漏區(qū)(LDD)注入條件、源漏注入(S/D注入)條件以及閾值電壓調(diào)節(jié)注入條件的調(diào)整實現(xiàn)了器件性能的匹配,使縮小

3、后的新工藝的器件性能與縮小前基本相當;同時對互連工藝的優(yōu)化也使得互連的電學參數(shù)與縮小前接近;此外,工藝開發(fā)中還發(fā)現(xiàn)了諸多尺寸縮小后帶來的新的問題,通過大量的實驗以及對工藝進行的優(yōu)化使得這些問題得到了解決,實現(xiàn)了以下尺寸縮小新工藝開發(fā)的目標:
　　(1)新工藝的芯片功能完全滿足了要求,尺寸縮小前后單片硅片良品率基本相當,但單片硅片上的可用的芯片數(shù)目大幅度增加。
　　(2)新工藝的穩(wěn)定性滿足了量產(chǎn)要求,表征工藝穩(wěn)定性的各工藝參數(shù)