已閱讀1頁，還剩42頁未讀， 繼續(xù)免費閱讀
版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進行舉報或認(rèn)領(lǐng)
文檔簡介
1、該論文首先概述了集成電路中靜電釋放的基本概念,引入了三種不同的靜電釋放模型、人體模型、機器模型和充電器件模型.然后在計算和分析模擬的基礎(chǔ)上,對常用器件,如電阻、二極管、晶體管和晶閘管等在大電流高電壓,也就是靜電釋放現(xiàn)象出現(xiàn)的情況下的特殊機制和工作機理進行了探索.接著,在這些分析的基礎(chǔ)上,為了更方便、更精確地提供在SPICE中進行仿真模擬的途徑,建立了針對靜電釋放環(huán)境下的MOS管和晶閘管的SPICE模型.先計算給出了MOS管的方程組,根據(jù)
2、這些方程,將新的模型添加到SPICE的器件模型庫中.對于晶閘管模型,是建立在原有晶體管模型的基礎(chǔ)上,利用子電路的概念添加新的模型.由于器件尺寸進入了亞微米深亞微米尺度,原有的一些成熟的靜電保護結(jié)構(gòu)已經(jīng)無法滿足需要.失效的原因有尺寸太大,啟動參數(shù)不符等.因此,在該論文最后一章,利用先前曾加以分析建模的MOS管,分別針對輸入端口、輸出端口和VDD-VSS之間設(shè)計了不同的保護結(jié)構(gòu),分析了它們的工作過程,并在SPICE中進行模擬,給出模擬驗證結(jié)
溫馨提示
- 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請與我們聯(lián)系，我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 深亞微米高速CMOS集成電路的ESD研究.pdf
- 深亞微米集成電路的低功耗設(shè)計.pdf
- 深亞微米集成電路可制造性設(shè)計研究.pdf
- 深亞微米集成電路互連極限的研究.pdf
- 深亞微米集成電路的失效定位技術(shù).pdf
- 超深亞微米CMOS集成電路功耗估計方法及相關(guān)算法研究.pdf
- 深亞微米集成電路自動化流程設(shè)計方法研究.pdf
- 集成電路超深亞微米互連效應(yīng)與物理設(shè)計研究.pdf
- 亞微米和深亞微米IC中的ESD保護結(jié)構(gòu)研究.pdf
- 深亞微米集成電路的互連建模與時序優(yōu)化.pdf
- 深亞微米級集成電路早期失效檢測的研究.pdf
- 深亞微米CMOS工藝下模擬集成電路的數(shù)字增強技術(shù)研究.pdf
- 深亞微米EoPDH專用集成電路的設(shè)計與實現(xiàn).pdf
- 深亞微米集成電路工藝制備中的缺陷問題研究.pdf
- 超深亞微米集成電路銅互連可靠性研究.pdf
- 深亞微米集成電路互連RC網(wǎng)絡(luò)約簡算法分析.pdf
- 深亞微米 CMOS 工藝下模擬集成電路的數(shù)字增強技術(shù)研究.pdf
- 基于深亞微米CMOS工藝的超高速時鐘數(shù)據(jù)恢復(fù)集成電路設(shè)計.pdf
- 深亞微米集成電路結(jié)構(gòu)-工藝及相關(guān)微分析技術(shù)研究.pdf
- 深亞微米集成電路制造中的失效分析應(yīng)用.pdf
評論
0/150
提交評論