薄膜全耗盡SOI CMOS電路高溫特性模擬和結(jié)構(gòu)優(yōu)化.pdf

1、SOI CMOS電路因具有低結(jié)電容、二級效應(yīng)小以及無熱激發(fā)閂鎖效應(yīng)等優(yōu)點,現(xiàn)已廣泛的應(yīng)用于高速低功耗IC設(shè)計領(lǐng)域。但由于SOI結(jié)構(gòu)中的隱埋氧化層熱傳導率較差,使得器件有源區(qū)內(nèi)產(chǎn)生的功耗很難傳遞出去。因此自加熱效應(yīng)對SOI電路特性的影響變得明顯起來。本文針對SOI CMOS電路在高溫領(lǐng)域的應(yīng)用,從模型建立、高溫特性分析、工藝和結(jié)構(gòu)參數(shù)優(yōu)化等幾個方面進行了研究?；?.18μm全耗盡SOI CMOS工藝,建立了符合深亞微米級要求的器件結(jié)構(gòu)模

2、型。結(jié)合三維器件模擬軟件ISE TCAD,對模擬時所需物理模型進行了修正。模擬中引入了更為精確的Hydrodynamic模型和熱力學模型,為正確估計溫度對有效遷移率和碰撞電離產(chǎn)生率的影響還加入了量子模型,并記入了能帶變窄和DIBL效應(yīng)對電路特性的影響。利用上述模型,在300K～600K溫度范圍內(nèi),對全耗盡SOI CMOS倒相器的溫度特性進行了模擬分析,得到了單管和倒相器在不同溫度下的靜態(tài)、瞬態(tài)特性。模擬結(jié)果表明,倒相器中的N管和P管的閾

3、值電壓對溫度較為敏感,隨著溫度的升高輸出特性表現(xiàn)出明顯的退化,泄漏電流劇增,倒相器高低電平轉(zhuǎn)換區(qū)變寬,噪聲容限下降,電路的功耗和延遲均大幅度增加。故對傳統(tǒng)的FD SOI CMOS倒相器的工藝參數(shù)進行了優(yōu)化,并認為可通過在埋氧層中引入切口形成DSOI結(jié)構(gòu)達到緩解熱效應(yīng)的目的。優(yōu)化結(jié)果顯示,當切口在柵的正下方且大小等于柵長時,器件綜合特性最佳,并指出此類DSOI器件的速度特性損失大,不適合高頻電路的應(yīng)用。對此提出一種改進的AlN-DSOI結(jié)