SOI全介質(zhì)隔離CMOS模擬開關(guān)的設(shè)計(jì)與研究.pdf

1、基于SOI結(jié)構(gòu)的CMOS模擬開關(guān)有著較低的導(dǎo)通電阻、較快的速度、無(wú)閂鎖效應(yīng)、較高的集成度、較小的寄生效應(yīng)、較強(qiáng)的抗輻照能力等許多長(zhǎng)處,被廣泛應(yīng)用在航空航天電子設(shè)備、ATE工業(yè)控制設(shè)備、數(shù)據(jù)采樣系統(tǒng)等領(lǐng)域。
　　本文設(shè)計(jì)的SOI全介質(zhì)隔離CMOS模擬開關(guān)芯片是由四通道的單刀單擲模擬開關(guān)所組成,該芯片基于SOI CMOS工藝設(shè)計(jì),采用的是16引腳的雙列直插式封裝,可以在-55℃到+125℃之間正常工作,工作電源為±15V。與傳統(tǒng)的CM

2、OS模擬開關(guān)相比,本文研究的模擬開關(guān)采用全介質(zhì)隔離工藝,從而避免了閂鎖效應(yīng),與介質(zhì)隔離工藝相結(jié)合的電路設(shè)計(jì)為開關(guān)提供了±25V的過(guò)壓保護(hù),且有著較低的導(dǎo)通電阻RON(64Ω)和泄漏電流(500pA),并能與標(biāo)準(zhǔn)的CMOS/TTL電平直接兼容。
　　文中先采用工藝仿真軟件TSUPREM4對(duì)工藝流程進(jìn)行了設(shè)計(jì)與仿真,接著結(jié)合器件仿真軟件MEDICI對(duì)電路中使用到的功率MOS器件的閾值電壓、導(dǎo)通電阻、擊穿電壓進(jìn)行設(shè)計(jì),與華潤(rùn)上華公司合作

3、開發(fā)出能滿足電路要求的工藝。接下來(lái)對(duì)模擬開關(guān)電路進(jìn)行了設(shè)計(jì),電路主要包括ESD保護(hù)電路、輸入端電路、緩沖電路、電平位移電路、MOS開關(guān)電路,MOS開關(guān)電路中的功率MOS管的襯底以浮空方式連接,優(yōu)化了電路性能。然后采用電路仿真軟件Hspice對(duì)電路的整體性能參數(shù)如導(dǎo)通電阻、漏電流、輸入電平等進(jìn)行仿真,仿真結(jié)果中的各項(xiàng)參數(shù)均滿足電路設(shè)計(jì)要求。最后使用版圖設(shè)計(jì)軟件L-edit對(duì)電路版圖進(jìn)行了設(shè)計(jì),并對(duì)流片封裝后的芯片進(jìn)行了性能參數(shù)測(cè)試,根據(jù)測(cè)