基于FPGA的分布式視頻編碼的設(shè)計與實現(xiàn).pdf_第1頁
已閱讀1頁，還剩67頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進行舉報或認(rèn)領(lǐng)

文檔簡介

1、分布式視頻編碼(DVC)系統(tǒng)是無線網(wǎng)絡(luò)環(huán)境下視頻壓縮的良好解決方案，而隨著理論研究的深入，如何實現(xiàn)一個硬件DVC系統(tǒng)逐漸成為人們關(guān)注的新熱點。
　　 本文詳細(xì)介紹了一種變換域Wyner-Ziv視頻編碼框架，分析了硬件實現(xiàn)DVC系統(tǒng)的技術(shù)難點，并應(yīng)用FPGA技術(shù)對DVC系統(tǒng)進行了邏輯電路的設(shè)計。文中優(yōu)化了DCT變換的算法結(jié)構(gòu)，使原本需要64個乘法器和48個加法器才可實現(xiàn)的矩陣乘法電路，僅需3個乘法器和9個加法器就可實現(xiàn)；采用提前掃

2、描的原則提高了系統(tǒng)吞吐量并優(yōu)化了流水結(jié)構(gòu)；采用基于D矩陣的LDPC編碼技術(shù)，設(shè)計了D矩陣和Hd矩陣的具體結(jié)構(gòu)，采用循環(huán)移位的方法，壓縮了存儲矩陣數(shù)據(jù)所需的內(nèi)存空間，完成了對碼長2376bit，碼率0.6667的數(shù)據(jù)的LDPC編碼功能；采用4通道輸出4×4矩陣塊的架構(gòu)，設(shè)計圖像采集模塊。最終實現(xiàn)了分布式視頻編碼端WZ幀的編碼與采集功能。
　　 本文最后對編碼系統(tǒng)進行FPGA仿真，通過仿真驗證了所設(shè)計的編碼系統(tǒng)方案的正確性。觀測采集

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論