低功耗技術(shù)在后端設(shè)計中的應(yīng)用.pdf_第1頁
已閱讀1頁，還剩53頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進(jìn)行舉報或認(rèn)領(lǐng)

文檔簡介

1、隨著集成電路制造技術(shù)的發(fā)展,芯片的速度和集成度不斷提高,功耗密度顯著增大,同時為了延長手持設(shè)備中電池的使用時間、降低芯片的封裝及散熱成本,必須在芯片設(shè)計和實現(xiàn)時特別考慮功耗因素。同時,隨著芯片集成度的不斷提高,傳統(tǒng)的電路圖輸入/版圖輸入方法工作量太大,就需要借助電子設(shè)計自動化(EDA)工具進(jìn)行設(shè)計、分析和驗證。嵌入式微處理器是SoC系統(tǒng)最核心的部分,其低功耗設(shè)計對降低整個系統(tǒng)的功耗意義重大。因此低功耗嵌入式微處理器設(shè)計和實現(xiàn)已成為集成電

2、路設(shè)計一個重要的研究方向。
　　 本文在分析集成電路功耗構(gòu)成的基礎(chǔ)上,研究了常用低功耗設(shè)計方法,提出了本論文所使用的低功耗設(shè)計流程,它借助EDA工具進(jìn)行低功耗設(shè)計優(yōu)化、功耗分析,最終可降低整個電路的功耗。
　　 為了說明本文低功耗實現(xiàn)流程的有效性,本文共給出了兩種實現(xiàn)流程:
　　 其一是基于SYNOPSYS公司的EDATOOL包括DC,Astro,PT實現(xiàn)的多閾值電壓技術(shù)的低功耗設(shè)計流程。采用的低功耗技術(shù)包含多閾

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論