PCI局部總線的研究與接口設(shè)計.pdf

1、南開大學(xué)碩士學(xué)位論文PCI局部總線的研究與接口設(shè)計姓名：王德謙申請學(xué)位級別：碩士指導(dǎo)教師：陸志才2000.5.1緒論隨者徽處理器性能的迅速提高以及多媒體技術(shù)和高速網(wǎng)絡(luò)的不斷發(fā)展，人們對微機(jī)系絞黲I／O嫠塞提逡了越來越裹豹要求，簇騫數(shù)據(jù)準(zhǔn)總線懿ISA、EISA替基于零務(wù)設(shè)詩主圍有的缺陷’，其性能指標(biāo)無法勝任現(xiàn)代技術(shù)的鼗求2。于是如現(xiàn)了局部總線(LocalBUS)，它是Pc體系結(jié)構(gòu)的重大發(fā)展，宅打破了數(shù)據(jù)I／O瀚瓶臻，佼離鏈靛CPU熬功能褥

2、渡充分笈揮。獲綏鞫看，掰謂兩部總線是在ISA總緩和CPU總線之間增加的一級總線。由于獨立于CPU的結(jié)構(gòu)，使總線形成了一種獨特的中問緩沖器的設(shè)計，從麗與CPU及時鐘頻率無關(guān)，因此用戶可熔一些毫速外設(shè)，如網(wǎng)終適配卡、圖形卡、硬盤控制器等觚ISA總線上卸下而通j建局部總線直接揀接到CPU總線上，使之與高速的CPU總線相匹爵己，而不用擔(dān)心在不同時鐘頻率下會引越性能上的改變。PCI總線羧是鼴郝慧線懿一秘。Intel公司在1991罐11月的一次In

3、tel技術(shù)論壇上菌次提出了將高帶寬的外圍功能移副靠近CPU的地方，并通過～個系統(tǒng)接口(主橋路)與處理機(jī)，存儲器避接的局部總線解決方案，稱之為“羚部囂籜連接(PeripheralComponentIntercormeet)”戇綾，鄄PCI總線。規(guī)范的酋版于1992年6月發(fā)表3。PCISIG組織負(fù)責(zé)編寫PCI協(xié)議，該組織成員包括IBM、DEC、COMPAQ等大公司。PCI總線實質(zhì)上就怒高速辨闡設(shè)備接口總線，是一種嵩往畿32／64彼地址數(shù)攢線

4、復(fù)姊j的局部總線，可同時支持多組外圍設(shè)備，并且獨立于處理器，為CPU及高速外圍設(shè)備提供一座揆梁，提裹數(shù)據(jù)器睦量。囊予PCI是部憨線具鴦欞裹熬數(shù)握黃竣率，困鼗在CPU與高速緩沖存儲器(Cache)、CPU與高速圖像處理、高速數(shù)據(jù)處理、SCSI控制接口卡、離速網(wǎng)卡等需要高速傳輸信息的煬舍得到了廣泛應(yīng)用。PCI總線蔞見在已綴成為PC主流總線。因此PCI總線下各種板卡的設(shè)計成為計算機(jī)專業(yè)人員迫切需要研究解決的課題。其中，PCI總線接口技術(shù)燃其核

5、心，它包括硬件接口技術(shù)和軟件接日技術(shù)即PCI設(shè)舞的驅(qū)礎(chǔ)程痔。設(shè)計實瓚釣蘅箍鵜萋穡惑對多達(dá)20余萬字靜PCI游談壽深亥《試談和透稻了解。就鑲者從已公開發(fā)襲的書籍、刊物、文獻(xiàn)來看，我圜在有關(guān)PCI總線方面的工作，大致可分為兩個階段：97簪及其以前，大多是把PCI總線當(dāng)作一個藪事物傲總體概況奔纓；98年至今，剛童要是采用專用PCI接翻芯片85933等究成各種PCI板卡的設(shè)計實現(xiàn)。從中筆者發(fā)現(xiàn)存在以下幾個問題：綴多文肇都是對PCI憨線徽娥況食紹

6、，綴少搦避叁己戇理鰓。蠢懿文獻(xiàn)羧夔是狳議的翻譯工作，但對協(xié)議理解不準(zhǔn)、描述不清。尚未見列對PCI最新協(xié)議全面準(zhǔn)確的解讀。避來看戮對實舔PCI接霹設(shè)計開發(fā)工饞戇詳細(xì)綴道。當(dāng)前PCI接口設(shè)計幾乎都用現(xiàn)成的國外生產(chǎn)的接口控制芯片，市場完全被國外公司壟斷，每片價值在400800元人民幣不等；尚朱見到專門介紹如何設(shè)計實現(xiàn)PCI接蜀芯片豹文耄。WINDOWS9x／NT是當(dāng)前主流操作系統(tǒng)，但是有關(guān)基于它們的PCI設(shè)備驅(qū)動程序設(shè)計的資料綴少?！疨CIB