基于pci總線的gp-ib接口電路設(shè)計(jì)

1、基于基于PCI總線的總線的GPIB接口電路設(shè)計(jì)接口電路設(shè)計(jì)摘要：摘要：主要介紹作為從設(shè)備如何根據(jù)PCI總線協(xié)議設(shè)計(jì)PCI總線接口電路，從而實(shí)現(xiàn)基于PCI總線的GPIB接口電路設(shè)計(jì)，重點(diǎn)闡述PCI總線接口狀態(tài)機(jī)的設(shè)計(jì)。前言前言基于PCI總線的GPIB接口電路框圖如圖1所示，工控機(jī)采用PCI104堆棧結(jié)構(gòu)，通過(guò)PCI總線和EPLD相連，數(shù)據(jù)總線為32bit，傳輸速率為33MHz。EPLD完成PCI總線接口電路的設(shè)計(jì)和NAT9914接口芯片的

2、控制，通過(guò)驅(qū)動(dòng)芯片75160和75162完成GPIB的接口通信。在此重點(diǎn)介紹EPLD內(nèi)部電路設(shè)計(jì)。圖1GPIB接口電路結(jié)構(gòu)框圖EPLD內(nèi)部電路設(shè)計(jì)內(nèi)部電路設(shè)計(jì)PCI局部總線很復(fù)雜，PCI局部總線也在不斷的發(fā)展中，現(xiàn)在已經(jīng)衍生有CPCI、PCIEXPRESS等總線標(biāo)準(zhǔn)。PCI局部總線定義的功能很強(qiáng)大，當(dāng)然如果需要將所有的PCI局部總線的要求都能實(shí)現(xiàn)，購(gòu)買PCI局部總線的專用集成電路或IP核是最佳選擇，因?yàn)镻CI局部總線的硬件設(shè)計(jì)過(guò)于龐大，

3、全部實(shí)現(xiàn)有一定的難度。如果設(shè)備只是作為從設(shè)備，根據(jù)設(shè)計(jì)要求實(shí)現(xiàn)起來(lái)也不是很復(fù)雜，很多功能如仲裁、邊界掃描及錯(cuò)誤報(bào)告等功能就可以不用實(shí)現(xiàn)，甚至像奇偶校驗(yàn)、重試、突發(fā)傳輸?shù)裙δ芤部梢圆挥脤?shí)現(xiàn)。根據(jù)GPIB接口卡的功能，本文主要介紹在EPLD中實(shí)現(xiàn)PCI總線接口電路的設(shè)計(jì)，并且能夠正確操作GPIB總線協(xié)議的控制芯片NAT9914。EPLD的容量較小，我們采在設(shè)計(jì)時(shí)舍棄的信號(hào)有：Par、Stop、Perr、Serr、Req、Gnt。GPIB接口

4、芯片控制信號(hào)設(shè)計(jì)接口芯片控制信號(hào)設(shè)計(jì)根據(jù)電路要求，設(shè)計(jì)如下接口信號(hào)，用來(lái)完成對(duì)NAT9914和驅(qū)動(dòng)芯片的控制，實(shí)現(xiàn)PCI到GPIB接口的轉(zhuǎn)換。Target_clk:GPIB接口控制芯片時(shí)鐘，本方案設(shè)計(jì)為33MHz時(shí)鐘的8分頻。Target_rst：復(fù)位脈沖信號(hào)，低電平復(fù)位。Target_ce:讀寫(xiě)使能，高電平為讀，低電平為寫(xiě)。Target_sc：標(biāo)識(shí)GPIB接口卡作為控者，還是作為普通器件。Target_we：寫(xiě)使能控制，低電平有效。T

5、arget_int_l：控制芯片中斷輸出，低電平有效。Target_abus：有效地址輸出。Target_dbus：三態(tài)數(shù)據(jù)輸入輸出總線。電路優(yōu)化設(shè)計(jì)電路優(yōu)化設(shè)計(jì)圖2給出了PCI總線接口電路的原理框圖，由于EPLD容量較小，在設(shè)計(jì)時(shí)必須盡量減少不必要的電路設(shè)計(jì)，并對(duì)電路設(shè)計(jì)進(jìn)行優(yōu)化，下面給出各電路模塊的功能設(shè)計(jì)：譯碼電路譯碼電路PCI總線命令編碼方式有12種，在本設(shè)計(jì)中我們只實(shí)現(xiàn)配置讀、配置寫(xiě)、存儲(chǔ)器讀和存儲(chǔ)器寫(xiě)四種編碼交易類型。譯碼功