基于可重構(gòu)技術(shù)的DSP系統(tǒng)結(jié)構(gòu)研究及部分功能實現(xiàn).pdf

1、 本文在對DSP技術(shù)、可重構(gòu)計算技術(shù)及可重構(gòu)硬件(FPGA)邏輯結(jié)構(gòu)和可重構(gòu)DSP系統(tǒng)結(jié)構(gòu)進(jìn)行剖析研究的基礎(chǔ)上，首先提出了一個可重構(gòu)DSP計算系統(tǒng)的基本結(jié)構(gòu)；隨后，從對相關(guān)的DSP算法及功能的研究出發(fā)，找出了兩類與DSP實現(xiàn)相比更適合于FPGA實現(xiàn)的算法：一類是分時復(fù)用的算法，一類是基于卷積運算的DSP算法；在對DSP算法(FIR/IIR/DFT/DCT/DHT)的研究過程中，引入CORDIC理論，找到這幾種算法實現(xiàn)中的共同的部

2、分，設(shè)計出一個統(tǒng)一的可編程模塊；然后利用這一模塊設(shè)計出了一個可重構(gòu)的并行處理系統(tǒng)結(jié)構(gòu)；最后，利用Altera公司的FPGA芯片及綜合仿真工具對所設(shè)計的系統(tǒng)結(jié)構(gòu)的功能進(jìn)行綜合仿真，并將仿真結(jié)果與C語言軟件編程及MATLAB仿真方式的結(jié)果做比較。比較結(jié)果表明，該設(shè)計對FIR濾波和DFT變換的結(jié)果與軟件編程及MATLAB仿真的結(jié)果是一致的，證明本文中的可重構(gòu)并行處理系統(tǒng)結(jié)構(gòu)的設(shè)計是成功的，即在這一結(jié)構(gòu)中，不需要改變系統(tǒng)的整體結(jié)構(gòu)，只要為不同的