可重構(gòu)DSP結(jié)構(gòu)研究與設(shè)計(jì).pdf

1、　　本文首先面向目標(biāo)識別類信號處理系統(tǒng)，設(shè)計(jì)了一種基于“乘-累加”的可重構(gòu)專用DSP結(jié)構(gòu)。該結(jié)構(gòu)可以通過重構(gòu)，依次執(zhí)行課題中系統(tǒng)要求的多種DSP算法。處理速度達(dá)到系統(tǒng)要求的指標(biāo)，同時(shí)大大減少了系統(tǒng)使用的芯片數(shù)量，滿足了系統(tǒng)空間限制需求。該結(jié)構(gòu)設(shè)計(jì)對目標(biāo)識別中應(yīng)用的DSP算法具有很強(qiáng)的適應(yīng)性，即具有技術(shù)創(chuàng)新性，又有實(shí)際應(yīng)用價(jià)值。為開展更廣泛意義上的可重構(gòu)DSP結(jié)構(gòu)研究與設(shè)計(jì)起到了很好的指導(dǎo)作用?！　”疚牡牧硪豁?xiàng)主要工作是設(shè)計(jì)了基于COR

2、DIC的字長可重構(gòu)處理引擎。可重構(gòu)DSP技術(shù)的核心為可重構(gòu)處理引擎(RPE)的結(jié)構(gòu)設(shè)計(jì)。處理引擎結(jié)構(gòu)的關(guān)鍵是可重構(gòu)處理單元(RPU)結(jié)構(gòu)的確定和RPU之間組織結(jié)構(gòu)的確定。RPU設(shè)計(jì)的原則為本身要具有較高可重構(gòu)性、在DSP領(lǐng)域具有很強(qiáng)的通用性、較高的處理速度。與MAC、查找表(LUT)、算術(shù)邏輯運(yùn)算單元(ALU)等比較，CORDIC可以同時(shí)獲得較高的性能和通用性，因此這里選擇流水線CORDIC為可重構(gòu)處理單元的核心。面向可重構(gòu)設(shè)計(jì)對流水線

3、CORDIC中模校正環(huán)節(jié)做了進(jìn)一步改造，使得流水級別有所減少，而且改造后在圓周旋轉(zhuǎn)和雙曲旋轉(zhuǎn)兩種工作模式下模校正流水更加統(tǒng)一，進(jìn)一步降低了硬件復(fù)雜度且有利于重構(gòu)過程流水級別的分配。RPU之間組織結(jié)構(gòu)既要提供足夠通訊帶寬又要具有很強(qiáng)的可擴(kuò)展性?；诖诉x擇了CORDIC單元與網(wǎng)格式可重構(gòu)互聯(lián)網(wǎng)絡(luò)組成二維陣列的組織形式。針對粗顆粒度可重構(gòu)結(jié)構(gòu)只能適應(yīng)某一種數(shù)據(jù)字長應(yīng)用的缺點(diǎn)，結(jié)合DSP領(lǐng)域最常用的數(shù)據(jù)字長，設(shè)計(jì)了在CORDIC單元在這幾種字長

4、之間可重構(gòu)的機(jī)制?！　⊥ㄟ^對上述設(shè)計(jì)結(jié)構(gòu)的建模、算法映射、仿真和比較分析，顯示本結(jié)構(gòu)計(jì)算引擎在DSP領(lǐng)域具有很強(qiáng)的通用性，同時(shí)處理速度比通用的DSP處理器、FPGA以及國外已發(fā)表的有代表性的可重構(gòu)計(jì)算機(jī)都有一定速度的提高。配置數(shù)據(jù)明顯減少，十分有利于面向未來更有價(jià)值的動(dòng)態(tài)可重構(gòu)的發(fā)展趨勢。高度可擴(kuò)展性十分有利于有效利用由集成度提高帶來的豐富的片內(nèi)硬件資源。總之，基于CORDIC的DSP引擎具有很大的理論研究和實(shí)際應(yīng)用價(jià)值，未來將會(huì)有很