基于可擴(kuò)展片上系統(tǒng)的處理器設(shè)計.pdf

1、從20世紀(jì)90年代開始,集成電路飛速發(fā)展,集成度越來越高,單個硅片已經(jīng)有能力將微控制器器、數(shù)字信號處理器、加速器等模塊集成到一起,構(gòu)成系統(tǒng)級芯片,這稱之為片上系統(tǒng)。隨著片上系統(tǒng)復(fù)雜度的提高,系統(tǒng)的設(shè)計代價與系統(tǒng)性能越來越受到系統(tǒng)中核間通信帶寬的制約,片上網(wǎng)絡(luò)的互連方式比總線互連越來越表現(xiàn)出更佳的性能。同時,隨無線通信系統(tǒng)的發(fā)展,產(chǎn)生了幾代技術(shù)演進(jìn),出現(xiàn)了多種通信標(biāo)準(zhǔn)共存的局面。在這種情況下,硬件定義無線電已無法滿足多模式系統(tǒng)的需求,軟件

2、無線電將更多的信號通過處理器完成。因此可以在片上網(wǎng)絡(luò)平臺上構(gòu)建面向通信信號處理的片上系統(tǒng),系統(tǒng)中的大部分任務(wù)可以以處理器或者加速器的形式完成。本文正是面向通信信號處理,設(shè)計了多種針對通信應(yīng)用的處理器知識產(chǎn)權(quán)(IP)核,并利用其構(gòu)建可擴(kuò)展片上系統(tǒng)。
　　本文深入分析長期演進(jìn)(LTE)標(biāo)準(zhǔn)關(guān)鍵算法的特點(diǎn),設(shè)計了基于精簡指令集架構(gòu)(RISC)的標(biāo)量處理器及可編程快速傅里葉變換(FFT)協(xié)處理單元。另外,為了便于處理器與片上網(wǎng)絡(luò)的連接,本

3、文還設(shè)計了可編程數(shù)據(jù)封裝協(xié)處理單元。本文處理器的設(shè)計按照專用處理器的設(shè)計流程展開,在充分分析應(yīng)用的計算特點(diǎn)后,按照應(yīng)用需求設(shè)計指令集,并利用電子設(shè)計自動化(EDA)工具及處理器架構(gòu)描述語言完成處理器的建模,最終生成寄存器傳輸級(RTL)模型。
　　本文設(shè)計的基于RISC架構(gòu)處理器為32位處理器,其指令集在精簡指令集的基礎(chǔ)上,擴(kuò)展了硬件循環(huán)、中斷響應(yīng)、乘累加運(yùn)算、整數(shù)除法運(yùn)算及turbo編碼等功能的指令。本文對該處理器的工作過程及部