片上多處理器芯片上的SPX性能優(yōu)化研究.pdf

1、嵌入式系統(tǒng)三十多年來(lái)得到了廣泛的應(yīng)用,芯片集成度越來(lái)越高,片上多處理器芯片(MPSoC)技術(shù)取得較快的發(fā)展,一方面,嵌入式處理器能夠提供日益強(qiáng)大的處理能力,另一方面存儲(chǔ)技術(shù)發(fā)展緩慢,存儲(chǔ)子系統(tǒng)已經(jīng)成為影響系統(tǒng)性能的瓶頸。通過(guò)采用適當(dāng)?shù)娜蝿?wù)調(diào)度算法提高程序的并行度以及利用高速的片上存儲(chǔ)器提升系統(tǒng)的性能都是目前研究的重點(diǎn)之一。片上存儲(chǔ)器用作便簽式存儲(chǔ)器SPM(Scratch Pad Memory)相比緩存(Cache)具有低能耗、更好的實(shí)時(shí)

2、性保證和占用更少的片上面積等優(yōu)點(diǎn)[1,2],現(xiàn)在很多MPSoc上已經(jīng)集成了SPM。目前對(duì)SPM的研究主要分為靜態(tài)和動(dòng)態(tài)兩種管理策略;靜態(tài)的管理策略選取需要存入SPM中的數(shù)據(jù)或程序子集后,在程序的執(zhí)行階段,SPM中的內(nèi)容不再發(fā)生變化;而動(dòng)態(tài)的策略在程序的運(yùn)行過(guò)程中不斷調(diào)整SPM中的內(nèi)容來(lái)充分的提高系統(tǒng)的性能和降低能耗;然而目前這些研究幾乎都只針對(duì)單處理器架構(gòu),多處理器上的SPM研究相對(duì)較少,其任務(wù)并行的特點(diǎn)使得SPM的管理變得異常困難。面

3、向MPSoC架構(gòu),本文提出了一種動(dòng)靜態(tài)結(jié)合的SPM管理策略。首先采用集成的任務(wù)調(diào)度、SPM劃分和數(shù)據(jù)分配策略進(jìn)行SPM在各個(gè)處理器間的彈性地劃分和全局變量的分配,因?yàn)榫植孔兞恐粫?huì)由相應(yīng)的處理器獨(dú)自訪問(wèn),所以采用局部動(dòng)態(tài)的思想,在各個(gè)處理器上依據(jù)貪心算法考慮將合適的局部變量分配到空余的SPM中,或者直接替換全局變量,這樣,通過(guò)充分的提高SPM的利用率來(lái)減少訪問(wèn)外存的次數(shù),提升系統(tǒng)的性能。采用基準(zhǔn)測(cè)試用例Mibench,實(shí)驗(yàn)數(shù)據(jù)表明,該動(dòng)靜