片上異構(gòu)多核處理器LLC替換策略研究.pdf

1、不斷進(jìn)步的集成電路工藝使得片上集成多個(gè)處理器成為可能。相對(duì)于單核處理器，片上多核處理器能（Chip Multi-Processors，CMP）支持多個(gè)線程并行執(zhí)行，具有復(fù)雜度低、功耗低等顯著優(yōu)點(diǎn)。GPU中集成了大量的計(jì)算單元，具有更加強(qiáng)大的并行計(jì)算的能力。為了發(fā)揮CPU和GPU各自的優(yōu)勢(shì)，業(yè)內(nèi)將CPU內(nèi)核和GPU內(nèi)核都集成到片上構(gòu)成CPU-GPU異構(gòu)系統(tǒng)，實(shí)現(xiàn)協(xié)同操作。在異構(gòu)多核體系結(jié)構(gòu)中，本來已經(jīng)很嚴(yán)重的“存儲(chǔ)墻”問題變得更加尖銳，片

2、上集成多級(jí)存儲(chǔ)結(jié)構(gòu)尤其是最后一級(jí)Cache（Last Level Cache，LLC）是緩解“存儲(chǔ)墻”的重要技術(shù)手段，如何管理片上LLC資源是影響處理器性能的關(guān)鍵因素。Cache替換策略是關(guān)于體系結(jié)構(gòu)方面研究的重要課題，替換策略的優(yōu)劣可以直接影響系統(tǒng)整體性能的高低，國內(nèi)外有大量的針對(duì)同構(gòu)CMP替換策略的研究，關(guān)于異構(gòu)CMP替換策略的研究并不多。
　　本研究統(tǒng)計(jì)了所有的SPEC CPU2006程序、22種GPU程序的線程數(shù)量和每千條

3、指令訪存次數(shù)，對(duì)比同類程序的結(jié)果后得出結(jié)論：平均來說，GPU程序具有比CPU程序更高的片外存儲(chǔ)系統(tǒng)訪存頻率；GPU程序的訪存頻率與線程數(shù)量沒有直接的比例關(guān)系。在上述結(jié)論的基礎(chǔ)上，對(duì)采用LRU替換策略的異構(gòu)多核處理器模型進(jìn)行分析，得出新的結(jié)論：傳統(tǒng)的LRU替換策略在異構(gòu)CMP中會(huì)失效。基于上述結(jié)論，根據(jù)GPU程序和CPU程序特征的差異提出了一種適合異構(gòu)CMP的LLC動(dòng)態(tài)替換策略DIPP（Dynamic Insertion/Promotio

4、n Policy），該替換策略動(dòng)態(tài)地改變GPU核和CPU核的插入策略和提升策略，DIPP通過限制GPU核能夠獲取的Cache資源，降低程序間的線程干擾，實(shí)現(xiàn)了整體性能的提升。DIPP由監(jiān)控器OHAI（Online Heterogeneous Applications Identification）和決策器組成，OHAI是基于UMON實(shí)現(xiàn)的，它能夠?qū)崿F(xiàn)異構(gòu)程序在線識(shí)別和分類，OHAI是實(shí)現(xiàn)DIPP的基礎(chǔ)，決策器在OHAI分類結(jié)果的基礎(chǔ)上動(dòng)