基于NPN功率管的高速低噪聲LDO設計.pdf

1、由于片上系統(tǒng)向著多功能和大規(guī)模集成的方向發(fā)展，對于芯片內(nèi)電源管理模塊的性能需求越來越高，作為電源管理系統(tǒng)中的一員，低壓差線性穩(wěn)壓器(Low Dropout Regulator，LDO)因其良好的瞬態(tài)響應、高電源噪聲抑制能力和較低的成本而具備獨有的競爭優(yōu)勢。然而LDO的性能指標存在折中關系，并且針對實際的工程應用也會有特殊的設計約束，本文所提出應用于儀表通信芯片中的LDO，其高電源抑制比可有效提高系統(tǒng)內(nèi)時鐘電路的頻率穩(wěn)定性，快速瞬態(tài)響應可

2、保證數(shù)字電路正常工作，同時輸出端無反向漏電的特性可滿足外置電池的安全需求。
　　本文在總結現(xiàn)有各類LDO結構基礎上，深入分析了影響LDO電源噪聲抑制和瞬態(tài)響應特性的各類因素，并給出了一種兼顧兩者性能的LDO設計方案。功率管采用NPN結構減小了輸出端的反向漏電并且優(yōu)化了系統(tǒng)瞬態(tài)響應;改良系統(tǒng)電源噪聲匹配結構并在特定節(jié)點嵌入低通濾波環(huán)節(jié)在不增加額外功耗的情況下提高了中高頻段的PSR性能;高速誤差放大器和擺率增強網(wǎng)絡的引入進一步的加快了

3、系統(tǒng)瞬態(tài)響應速度;優(yōu)化固定零點保證了系統(tǒng)在全負載環(huán)境下的穩(wěn)定性。
　　采用Dongbu0.18μm BCD工藝，對高速低噪聲LDO進行仿真、流片與測試驗證。測試結果達到設計指標要求，其中輸入電壓范圍為4.5～5.5V，輸出電壓為3.293V，最大帶電流能力為100mA;輸出電壓大于輸入電壓時反向漏電小于7nA;當額定負載電容為100nF且輸出電流以100mA/us速率變化時，輸出電壓欠沖與過沖分別為15mV和13mV，穩(wěn)態(tài)建立時間