高速低噪聲電荷泵鎖相環(huán)設(shè)計(jì).pdf

1、鎖相環(huán)在通信和微處理器等領(lǐng)域的應(yīng)用十分廣泛，尤其是最近十年，隨著通信領(lǐng)域和處理器的迅猛發(fā)展，工作頻率已經(jīng)高達(dá)幾GHz(甚至幾十GHz)。從時(shí)域來(lái)看，時(shí)鐘周期越來(lái)越短，對(duì)時(shí)鐘的抖動(dòng)要求越來(lái)越嚴(yán)格，從頻域來(lái)看，對(duì)相位噪聲要求變得更加苛刻。當(dāng)鎖相環(huán)和大量的數(shù)字、模擬及射頻電路集成到同一芯片上時(shí)，其他電路尤其是數(shù)字電路產(chǎn)生的干擾信號(hào)，可能通過(guò)電源、襯底、甚至PCB板，惡化鎖相環(huán)的性能。這些使得低噪聲的鎖相環(huán)常常成為整個(gè)片上系統(tǒng)設(shè)計(jì)的關(guān)鍵部分。鑒

2、于電荷泵鎖相環(huán)具有易集成、低功耗、低抖動(dòng)、捕獲范圍寬的特點(diǎn)，本論文主要研究此結(jié)構(gòu)鎖相環(huán)，為CMOS圖像傳感器提供800MHz的內(nèi)部時(shí)鐘。 論文首先介紹了鎖相環(huán)的組成結(jié)構(gòu)和工作原理，研究了目前被廣泛應(yīng)用的電荷泵鎖相環(huán)技術(shù)，并給出了系統(tǒng)的小信號(hào)模型，討論了各功能模塊的性能以及參數(shù)對(duì)系統(tǒng)工作速度和噪聲特性的影響。尤其對(duì)鑒頻鑒相器、電荷泵各種結(jié)構(gòu)面臨的優(yōu)缺點(diǎn)，環(huán)形VCO延遲單元結(jié)構(gòu)的優(yōu)劣及分頻器中D觸發(fā)器結(jié)構(gòu)的特點(diǎn)都作了詳細(xì)地分析。在深

3、入分析的基礎(chǔ)上，設(shè)計(jì)了一種應(yīng)用于CMOS圖像傳感器的鎖相環(huán)時(shí)鐘倍頻電路。采用SMIC0.18μm、1.8V標(biāo)準(zhǔn)CMOS工藝模型，用Spectre工具仿真結(jié)果表明，該鎖相環(huán)可以穩(wěn)定輸出800MHz，穩(wěn)定時(shí)間小于10μs，功耗小于18mW，噪聲小于100mV，滿(mǎn)足設(shè)計(jì)要求。 本文的一個(gè)創(chuàng)新點(diǎn)是：在系統(tǒng)設(shè)計(jì)上，通過(guò)編程控制電荷泵電流和分頻器的分頻系數(shù)，使環(huán)路的帶寬得到優(yōu)化。在電路設(shè)計(jì)上，采用無(wú)死區(qū)鑒頻鑒相器加快了鎖定速度，采用高匹配c