模擬集成電路測(cè)試系統(tǒng)及網(wǎng)絡(luò)設(shè)計(jì).pdf

1、目前，集成電路測(cè)試已經(jīng)成為了集成電路產(chǎn)業(yè)重要支撐技術(shù)，其中集成電路晶圓測(cè)試更是測(cè)試環(huán)節(jié)中的重要部分，是保證集成電路能夠正常工作的重要手段。本文設(shè)計(jì)的集成電路測(cè)試系統(tǒng)就屬于該階段的關(guān)鍵設(shè)備。
　　論文首先介紹了集成電路測(cè)試系統(tǒng)的發(fā)展歷史，然后分析了自動(dòng)測(cè)試設(shè)備(ATE)的組成和分類(lèi)，提出本項(xiàng)目所設(shè)計(jì)的集成電路測(cè)試系統(tǒng)的架構(gòu)。
　　本文所設(shè)計(jì)的集成電路測(cè)試系統(tǒng)包括測(cè)試機(jī)硬件部分和測(cè)試機(jī)中轉(zhuǎn)以及網(wǎng)絡(luò)部分，測(cè)試機(jī)硬件部分主要是基于

2、FPGA的信號(hào)采集、處理、發(fā)生模塊，包括時(shí)間測(cè)量單元(TMU)、任意波形發(fā)生器(AWG)、波形數(shù)字化儀(DIG)、精密測(cè)量單元(PMU)、差分電壓表(DVM)以及信號(hào)均方根值(RMS)模塊，功能模塊通過(guò)PCI總線設(shè)計(jì)與上位機(jī)通信，接收和發(fā)送上位機(jī)數(shù)據(jù)，內(nèi)部使用自定義總線完成數(shù)據(jù)傳輸。
　　測(cè)試機(jī)軟件部分主要是基于Windows系統(tǒng)的.NET Framework平臺(tái)的上位機(jī)軟件以及網(wǎng)絡(luò)程序，包括測(cè)試機(jī)中轉(zhuǎn)程序和服務(wù)器程序，能夠轉(zhuǎn)換不