版權說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權,請進行舉報或認領
文檔簡介
1、隨著集成電路的不斷發(fā)展,目前已經(jīng)到了系統(tǒng)芯片以及混合信號系統(tǒng)芯片的時代,而模擬集成電路的設計仍是制約電路設計效率的主要因素,提高其自動化設計水平的任務迫在眉睫。優(yōu)化設計是實現(xiàn)模擬電路設計自動化的必然措施,本文探討了采用工作點驅(qū)動的優(yōu)化設計方法。
傳統(tǒng)的優(yōu)化設計其設計變量都是電路中各器件的尺寸,而基于工作點驅(qū)動的方法是以電路直流工作點上一組獨立的器件電壓、電流作為設計變量。這種方法源于對手工設計過程的類比。由于改變了電路的設計空
2、間,因此可方便地表達設計時對電路工作區(qū)域的約束(即約束方程),也可使設計變量與設計目標之間的映射關系(即目標函數(shù))變得更為簡單,有利于優(yōu)化算法的收斂。同時,由于更接近于傳統(tǒng)手工設計,可使設計者更好地理解設計過程與設計結果,也為優(yōu)化過程結合傳統(tǒng)設計經(jīng)驗提供了可能。
實現(xiàn)工作點驅(qū)動的優(yōu)化,要解決的首要問題是如何從器件的工作點電壓、電流獲得器件尺寸及各種電參數(shù)。對目前大多數(shù)情況下的小尺寸 MOS工藝設計,簡單的平方律模型無法滿足精度
3、要求,本文為此提出用模糊邏輯建模的方法來完成這一任務。先利用 HSpice等電路模擬器中內(nèi)置的高精度 MOS模型獲得一組樣本數(shù)據(jù),再應用 T-S模糊邏輯系統(tǒng)建立器件尺寸與工作點電壓電流之間的關系模型。T-S模擬邏輯系統(tǒng)具有適應性強、幾乎不需迭代、便于應用等優(yōu)點。
在上述工作基礎上,本文研究了 MOS電路工作點驅(qū)動、基于遺傳算法的多目標優(yōu)化設計。多目標優(yōu)化獲得的 Pareto前沿解允許設計者從一組相互沖突的設計指標中做出最佳選擇
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預覽,若沒有圖紙預覽就沒有圖紙。
- 4. 未經(jīng)權益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責。
- 6. 下載文件中如有侵權或不適當內(nèi)容,請與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 模擬集成電路優(yōu)化方法研究.pdf
- 基于方程和仿真混合的模擬集成電路優(yōu)化設計方法研究.pdf
- 模擬集成電路自動化設計方法的研究.pdf
- 基于遺傳算法的模擬集成電路優(yōu)化設計.pdf
- 襯底驅(qū)動MOS技術的低壓模擬集成電路設計.pdf
- 基于單測點的模擬集成電路測試系統(tǒng)設計.pdf
- 模擬集成電路的測試技術研究.pdf
- 模擬集成電路設計方法學及模擬IP設計技術的研究.pdf
- 模擬集成電路測試系統(tǒng)及網(wǎng)絡設計.pdf
- 學習模擬集成電路的九個階段
- 最新模擬集成電路設計原理習題講解
- cmos模擬集成電路設計習題解答
- 體域網(wǎng)關鍵模擬集成電路的設計與研究.pdf
- 第7章模擬集成電路系統(tǒng)
- 實驗二cmos模擬集成電路設計與仿真
- 模擬集成電路原理及應用題
- FTFN在模擬集成電路中的應用研究.pdf
- 模擬集成電路無網(wǎng)格布線算法研究.pdf
- 北郵模擬集成電路設計期末實驗報告
- 北郵模擬集成電路設計cmos實驗報告
評論
0/150
提交評論