版權說明:本文檔由用戶提供并上傳,收益歸屬內容提供方,若內容存在侵權,請進行舉報或認領
文檔簡介
1、東南大學碩士學位論文SATA全數(shù)字時鐘恢復電路的研究與實現(xiàn)姓名:馮瑩申請學位級別:碩士專業(yè):軟件工程指導教師:時龍興;任宏20110916AbstractSeriallinlctechniqueisthemainmethodusedforb∞kbone訛communicationTheclock陀coveD,chuit(CDR)isnIeimpon鋤tbuildingblockforthereceiVer,ofwhichpe響冊柚ced
2、ecidestheoVerall他ceiV盯pe雨朋鋤ceSeVeralfacto陪aff融thesi助alcha眥te—stics砒tIlereceiVerend111emediaanenuatest11ehighspeedda饑觚dbring∞intersymbolicinte成托nce鋤dresultsininputjitterfor陀ceiVer1nlefunctionofCDRisto∞【仃acttheclockfbmthej
3、i牡eringdat毛whichneedst0findouttheoptimum翰mplingpointClo∞dloopCDRisb雒ed∞theprincipleoftheph越e10ckedIoop,卸dwim9010dch甜∽te—sticsNonline盯ph豳edetectorintroducesthedifficultiesforl00pline甜鋤aIysisT0solVethisproblem,onemethodist
4、heline打印pr0扯hing惦ingsmaIlsi印al,theotheroneisbehaviormodeling他alizedbyVE砌LOGwhichismorecloseto剃i批B笛ed冊thesemeories鋤dmemods,oneCDRcircuitfi3rSATA。protocaIisdesi卸酣FirSttllechmcteriSticsof辯fiallinl(techllique鋤dCDR眥鋤alyzedThe
5、ntIle胛伴nyinde)【s加dtheb笛ic觸nestructu他礬detemin酣based∞the嘲ui心mentsofSATAprotocalA舭rnlat廿1es),stemmodelofCDRisc0璐劬cted鋤dtllestabintyoftllcsystemissimul鋤ed柚dteStedDuringt11edesignoftIlecircuitthisCDRcircuitisrealizedbyd刪100p咖
6、ctu他骱at’smore,oneblockofthe10ckdetect盯isaddedi咖theCDRcircuitnc咖100pssh礬傭eDCODC0柚dHoGGEPFDa陀他alizedby廿le伽lc惦tomdesi印method鯽dotherbloclcsa他刪izedbyR1億codingPFD,刪izedbytlleIVPFD鋤dc∞VenerconVen伍epha∞e玎0rintimedomaillimot11edi
7、gitalcon仃olwords,nlcdi西tallowp雛sfiIterisa觚t_0rder、vitllt11esimple眥hite咖ebutw訛la譽s汕ility瑚geAm刮hod0fdcsi印iIlgaline甜【:IcOw笛proposed惦inga行Vestagefingo∞i11atorwittlasetofmos缸a他istorcap∽it鋤c船whicha聘usedtoch鋤gethefequencyDCO’so
8、utputfequencyforeveDrcon仃olwordbypostsimulationshowsthatt11e他sOlutionisabout05psperc∞仃01wordImplem朗tedinSMlC018pmCMOSpmcesswitll18Vpow釘supply,tllear昀w笛08mm18mmAccordingtotllesimulation犯sults,theres01utionoft11enmet小Digit
9、alConVenerw越3123psThedjgitalCon仃DlledOscillator(DCO)couldope髓le舶m05GHzt026GH乙T№ph笛enoiseofDCOw雒105dBc/Hz@1MHzo凰etfequcncywhentheoscillatingf把quencyw鼬15GH乙T11eme笛ured陀sultshowsⅡIatt11epeal(topcalcjinerw雒67ps柚dthe加sjitcerw
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網頁內容里面會有圖紙預覽,若沒有圖紙預覽就沒有圖紙。
- 4. 未經權益所有人同意不得將文件中的內容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內容本身不做任何修改或編輯,并不能對任何下載內容負責。
- 6. 下載文件中如有侵權或不適當內容,請與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- USB中高速全數(shù)字時鐘恢復電路的設計.pdf
- 高性能時鐘數(shù)據(jù)恢復電路的設計與實現(xiàn).pdf
- 高速時鐘恢復電路的ASIC研究與設計.pdf
- RFID鎖相時鐘恢復電路的設計.pdf
- CMOS超高速時鐘恢復電路研究.pdf
- 高速低噪聲鎖相時鐘恢復電路研究.pdf
- 超高速單片時鐘恢復電路.pdf
- 10Gb-s CMOS時鐘恢復電路.pdf
- 2.5gbps時鐘數(shù)據(jù)恢復電路的設計
- 寬鎖定范圍時鐘數(shù)據(jù)恢復電路的研究與設計.pdf
- SerDes中時鐘數(shù)據(jù)恢復電路的設計與驗證.pdf
- 2.5gbps時鐘數(shù)據(jù)恢復電路的研究與設計
- 超高速時鐘恢復電路設計.pdf
- 超高速時鐘恢復電路的研究與芯片設計.pdf
- 2.5gbs全數(shù)字時鐘數(shù)據(jù)恢復電路的設計及寬范圍數(shù)控振蕩器的研究
- 基于PLL的時鐘數(shù)據(jù)恢復電路設計.pdf
- 高速SerDes系統(tǒng)的時鐘恢復電路設計研究.pdf
- 高速SerDes中時鐘數(shù)據(jù)恢復電路的設計研究.pdf
- 多通道高速時鐘數(shù)據(jù)恢復電路設計.pdf
- 高性能過采樣時鐘數(shù)據(jù)恢復電路的研究與設計.pdf
評論
0/150
提交評論