版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進行舉報或認(rèn)領(lǐng)
文檔簡介
1、1984年,東芝公司發(fā)明人Fujio Masuoka提出了快速閃存存儲器這一概念。1988年Intel首先開發(fā)出NOR Flash技術(shù)后,閃存存儲器其具有功耗低,讀寫快,容量大,成本低等優(yōu)點,使得NOR和NAND成為了目前市場上兩種主要的閃存產(chǎn)品,被廣泛應(yīng)用于各種嵌入式系統(tǒng)。隨著消費者對產(chǎn)品的尺寸的要求越來越高,功能越來越強,越來越多,由此對加快提升芯片整合技術(shù)的能力,用來提高產(chǎn)品性價比成了目前制造業(yè)的主要任務(wù)和挑戰(zhàn)。同時也帶動了浮柵結(jié)
2、構(gòu)的非易失性存儲器NOR Flash記憶體芯片的迅速成長。
一直以來,半導(dǎo)體集成電路的發(fā)展都遵循著著名的Moore定律。即硅芯片集成的晶體管數(shù)目,每過18個月就會翻一倍。微電子器件尺寸都按比例在縮小,它帶動了整個電子裝備向小型化的方向發(fā)展。目前,業(yè)界對非易失性半導(dǎo)體存儲器研發(fā)趨勢主要是集中在兩個方面,一方面是,研發(fā)應(yīng)用新機理、新材料和新結(jié)構(gòu)的全新存儲技術(shù);另一方面是,繼續(xù)研發(fā)和改進發(fā)展主流的Flash存儲技術(shù),盡可能的向更小節(jié)
3、點推進。
NOR Flash現(xiàn)在技術(shù)已經(jīng)開始進入了45nm NOR Flash的技術(shù)節(jié)點時代了,65nm NOR Flash大規(guī)模量產(chǎn)成為了現(xiàn)在市場的迫切需求。對制造行業(yè)來說要實現(xiàn)量產(chǎn)有很多的挑戰(zhàn),需要不斷提升工藝的潛能來達到最大化的良率。本課題選擇了65nm NOR Flash技術(shù),進行了整合工藝的研究。
本論文共分五章,首先大體上介紹存儲器的發(fā)展和現(xiàn)狀,然后對NOR Flash的基本結(jié)構(gòu)和工作原理以及NOR Fl
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 基于65nm浮柵工藝NOR flash存儲器驅(qū)動電路設(shè)計.pdf
- 65nm NOR型閃存芯片RTS噪聲研究.pdf
- 65nm溝槽刻蝕工藝研發(fā).pdf
- 65nm NOR Flash Memory工藝下的耐高壓電源軌ESD保護電路的設(shè)計與實現(xiàn).pdf
- 65nm工藝DICE存儲單元的SEU機理分析與加固技術(shù)研究.pdf
- 65nm SRAM的設(shè)計.pdf
- 基于65nm CMOS工藝的高速SRAM設(shè)計.pdf
- 45nm NOR Flash的生產(chǎn)驗證.pdf
- 基于65nm工藝新型SRAM存儲單元設(shè)計.pdf
- 65nm工藝高性能低功耗SRAM研究與實現(xiàn).pdf
- 基于65nm工藝的256Bit eFuse設(shè)計.pdf
- 基于65nm工藝的Rijndael加密算法ASIC設(shè)計.pdf
- 基于65nm工藝的存儲器可測性設(shè)計.pdf
- 65nm光罩?jǐn)?shù)據(jù)制備流程的研究.pdf
- 65nm光罩?jǐn)?shù)據(jù)制備流程的研究
- 65nm工藝下6.25gbpsserdes發(fā)送器的設(shè)計
- 基于65nm CMOS工藝的低功耗觸發(fā)器設(shè)計.pdf
- 基于65NM體硅CMOS工藝SRAM 6管單元抗輻射加固技術(shù)的研究.pdf
- 65nm工藝下MOSFET的總劑量輻照效應(yīng)及加固研究.pdf
- 65nm CMOS工藝28Gb-s EAM驅(qū)動器設(shè)計.pdf
評論
0/150
提交評論