數(shù)字化核譜儀關(guān)鍵技術(shù)研究.pdf_第1頁(yè)
已閱讀1頁(yè),還剩73頁(yè)未讀, 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說(shuō)明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡(jiǎn)介

1、核物理從各種入射粒子帶有的特征的測(cè)量來(lái)進(jìn)行各種實(shí)驗(yàn)研究。傳統(tǒng)的核物理都采用模擬方式來(lái)處理探測(cè)器輸出的電信號(hào),數(shù)字化技術(shù)主要用在數(shù)據(jù)的最后獲取和存儲(chǔ)當(dāng)中。
  在核物理或者是高能物理等實(shí)驗(yàn)研究中,粒子的動(dòng)量,能量,時(shí)間量和空間位置一直是大家比較關(guān)心的物理參量,通過(guò)分析和處理探測(cè)器的輸出電信號(hào),從而分析出核反應(yīng)核信號(hào)的信息。其中,能量和時(shí)間是實(shí)驗(yàn)所需最基本也是最重要的信息,如何快速獲得高精度的能譜和時(shí)間譜也是核測(cè)量領(lǐng)域非常重要的課題之

2、一。
  隨著高速ADC和數(shù)字化微處理器的迅速發(fā)展,數(shù)字處理技術(shù)在粒子物理與核物理領(lǐng)域得到了廣泛的運(yùn)用。核輻射探測(cè)器輸出的電信號(hào)經(jīng)過(guò)數(shù)字化之后,經(jīng)過(guò)數(shù)字處理分析得到實(shí)驗(yàn)所需的信息。相比傳統(tǒng)的模擬方法,數(shù)字化處理方法具有更高的靈活性,可以方便處理系統(tǒng)的重構(gòu)以適應(yīng)不同信號(hào)的需求,降低了系統(tǒng)設(shè)計(jì)的難度簡(jiǎn)化了系統(tǒng)結(jié)構(gòu)。該技術(shù)將探測(cè)器出來(lái)的信號(hào)盡可能早的將信號(hào)數(shù)字化,增強(qiáng)了系統(tǒng)的抗干擾能力。這些優(yōu)勢(shì)都推進(jìn)了數(shù)字處理技術(shù)的不斷發(fā)展。
 

3、 一套通用的數(shù)字化核譜儀系統(tǒng)包括波形模擬成形、波形數(shù)字化、數(shù)字化信息處理與數(shù)據(jù)獲取幾個(gè)模塊。本文設(shè)計(jì)的數(shù)字化核譜儀系統(tǒng)將輸入的探測(cè)器信號(hào)經(jīng)過(guò)放大、極零相消、Bessel濾波和單端轉(zhuǎn)差分的模擬成形處理后,盡早的將波形數(shù)字化,在FPGA中進(jìn)行FIR濾波、觸發(fā)判選、去基線、求幅值與時(shí)間差算法的一系列數(shù)字處理,最終通過(guò)上位機(jī)控制將結(jié)果由USB或以太網(wǎng)上傳至主機(jī)當(dāng)中。
  其中數(shù)字部分算法中時(shí)間差計(jì)算采用的是數(shù)字恒比定時(shí)方法,它的實(shí)現(xiàn)是由D

4、SP builder設(shè)計(jì)完成,DSP builder是Altera公司推出的便于數(shù)字算法實(shí)現(xiàn)的設(shè)計(jì)工具,是一個(gè)系統(tǒng)級(jí)的設(shè)計(jì)工具,它將系統(tǒng)級(jí)和RTL級(jí)兩個(gè)設(shè)計(jì)領(lǐng)域的設(shè)計(jì)工具連接起來(lái),在MATLAB/Simulink中進(jìn)行算法設(shè)計(jì),最終轉(zhuǎn)換成硬件描述語(yǔ)言在FPGA中并行處理,速度快,結(jié)構(gòu)簡(jiǎn)化,所以我們采用二者相結(jié)合的方法。
  由于網(wǎng)絡(luò)很大的方便了離散數(shù)據(jù)的采集和處理數(shù)據(jù),給數(shù)據(jù)傳輸節(jié)省了許多資源。所以本文數(shù)據(jù)上傳部分不僅使用傳統(tǒng)US

5、B方式上傳,還設(shè)計(jì)了以太網(wǎng)傳輸接口,采用Wiznet公司的W5300芯片,使用TCP/IP協(xié)議進(jìn)行數(shù)據(jù)傳輸。
  本論文主要的工作和創(chuàng)新點(diǎn)如下:
  1.設(shè)計(jì)了一個(gè)數(shù)字化核譜儀系統(tǒng),用FPGA實(shí)現(xiàn)了在線觸發(fā)、FIR濾波等處理過(guò)程,由DSP builder設(shè)計(jì)峰值提取和時(shí)間差計(jì)算的算法,轉(zhuǎn)換成硬件描述語(yǔ)言后在FPGA中并行處理。
  2.簡(jiǎn)化了硬件結(jié)構(gòu),使模擬電路變得簡(jiǎn)單,充分利用了數(shù)字域中處理信號(hào)的靈活性,針對(duì)不同的輸

溫馨提示

  • 1. 本站所有資源如無(wú)特殊說(shuō)明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒(méi)有圖紙預(yù)覽就沒(méi)有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫(kù)僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

評(píng)論

0/150

提交評(píng)論